形成半导体器件的方法和半导体结构.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN114765134A(43)申请公布日2022.07.19(21)申请号202110887383.9(22)申请日2021.08.03(30)优先权数据63/137,5922021.01.14US17/207,0582021.03.19US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人沙哈吉·B·摩尔关恕李承翰(74)专利代理机构北京德恒律治知识产权代理有限公司11409专利代理师章社杲李伟(51)Int.Cl.H01L21/8238(2006.01)H01L27/092(2006.01)权利要求书2页说明书13页附图18页(54)发明名称形成半导体器件的方法和半导体结构(57)摘要本申请的实施例提供了一种形成半导体器件的方法包括：在衬底中形成N阱和P阱；在N阱和P阱上方沉积具有硅的第一层；在第一层上方沉积第一介电层；在第一介电层上方形成抗蚀剂图案，该抗蚀剂图案提供位于N阱正上方的开口；通过开口蚀刻第一介电层和第一层，留下位于N阱上方的第一层的第一部分；去除抗蚀剂图案；以及在第一层的第一部分上方外延地生长具有硅锗(SiGe)的第二层。外延地生长第二层包括以下步骤：(a)实施烘烤工艺、(b)沉积硅晶种层、以及(c)在硅晶种层上方沉积SiGe层，其中，步骤(a)、(b)、和(c)在大约相同的温度下实施。根据本申请的其他实施例，还提供了一种半导体结构。CN114765134ACN114765134A权利要求书1/2页1.一种形成半导体器件的方法，包括：在衬底中形成N阱和P阱；在所述N阱和所述P阱上方沉积具有硅的第一层；在所述第一层上方沉积第一介电层；在所述第一介电层上方形成抗蚀剂图案，所述抗蚀剂图案提供位于所述N阱正上方的开口；通过所述开口蚀刻所述第一介电层和所述第一层，留下位于所述N阱上方的所述第一层的第一部分；去除所述抗蚀剂图案；以及在所述第一层的所述第一部分上方外延地生长具有硅锗的第二层，其中，所述外延地生长所述第二层包括以下步骤：(a)实施烘烤工艺、(b)沉积硅晶种层、以及(c)在所述硅晶种层上方沉积硅锗层，其中，所述步骤(a)、(b)、和(c)在大约相同的温度下实施。2.根据权利要求1所述的形成半导体器件的方法，其中，所述步骤(a)、(b)、和(c)在约650℃至750℃的范围内的温度下实施。3.根据权利要求1所述的形成半导体器件的方法，其中，所述烘烤工艺在H2环境中实施。4.根据权利要求1所述的形成半导体器件的方法，还包括：在所述第一介电层上方和所述硅锗层上方沉积第二介电层；对所述第二介电层和所述第一介电层实施第一化学机械抛光工艺；以及对所述硅锗层和所述第一层实施第二化学机械抛光工艺。5.根据权利要求4所述的形成半导体器件的方法，还包括：图案化所述第一层和所述P阱，以形成第一鳍部；图案化所述硅锗层和所述N阱，以形成第二鳍部；以及形成隔离部件，以隔离所述第一鳍部和所述第二鳍部的底部。6.根据权利要求5所述的形成半导体器件的方法，还包括：在所述第一鳍部上方和所述隔离部件之上形成n型FinFET；以及在所述第二鳍部上方和所述隔离部件之上形成p型FinFET。7.根据权利要求1所述的形成半导体器件的方法，在所述沉积所述第一层之前，还包括：将对准标记的一部分形成至所述衬底中。8.根据权利要求1所述的形成半导体器件的方法，在所述沉积所述第一介电层之前，还包括：将对准沟槽形成至所述第一层中。9.一种形成半导体器件的方法，包括：提供衬底；在所述衬底上方沉积硅层；将对准沟槽蚀刻至所述硅层中；在所述硅层上方和所述对准沟槽中沉积第一氧化物层；在所述第一氧化物层上方形成蚀刻掩模，其中，所述蚀刻掩模覆盖所述对准沟槽，并且在所述硅层的第一部分的正上方具有开口；2CN114765134A权利要求书2/2页通过所述开口蚀刻所述第一氧化物层和所述硅层的所述第一部分，从而形成第一沟槽；去除所述蚀刻掩模；以及在所述第一沟槽中外延地生长具有硅锗的第二层，其中，所述外延地生长所述第二层包括以下步骤：(a)实施烘烤工艺、(b)沉积硅晶种层、以及(c)在所述硅晶种层上沉积硅锗层，其中，所述步骤(a)、(b)、和(c)在大约相同的温度下实施。10.一种半导体结构，包括：衬底；第一鳍部，从所述衬底延伸，其中，所述第一鳍部包括底部和位于所述底部上方的上部，所述上部和所述底部包括不同的材料，并且所述上部包括硅锗；以及对准标记，位于所述衬底上方，并且具有一个或者多个介电层，其中，所述第一鳍部的顶面与所述对准标记的顶面基本共面。3CN114765134A说明书1/13页形成半导体器件的方法和半导体结构技术领域[0001]本申请的实施例涉及形成半导体器件的方法和半导体结构。背景技术[0002