闪存器件浮栅多晶硅的刻蚀方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115083897A(43)申请公布日2022.09.20(21)申请号202210540600.1(22)申请日2022.05.17(71)申请人华虹半导体（无锡）有限公司地址214028江苏省无锡市新吴区新洲路30号(72)发明人贾红丹顾林黄铭祺王虎王震杜怡行(74)专利代理机构上海浦一知识产权代理有限公司31211专利代理师戴广志(51)Int.Cl.H01L21/28(2006.01)H01L27/11521(2017.01)权利要求书1页说明书4页附图2页(54)发明名称闪存器件浮栅多晶硅的刻蚀方法(57)摘要本申请涉及半导体集成电路制造技术领域，具体涉及一种闪存器件浮栅多晶硅的刻蚀方法。该方法包括：形成半导体的基底层，所述基底层包括存储区，所述存储区中形成有多个存储单元，相邻两个存储单元之间相隔离；在所述基底层上沉积形成多晶硅层；使得所述多晶硅层的上表面平坦化；定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，形成覆盖在各个所述存储单元位置处的浮栅结构。本申请可以解决相关技术中相邻两个存储单元之间残留的浮栅多晶硅层对相邻两个存储单元浮栅结构造成桥连的问题，能够提高晶片的良率。CN115083897ACN115083897A权利要求书1/1页1.一种闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述闪存器件浮栅多晶硅的刻蚀方法包括：形成半导体的基底层，所述基底层包括存储区，所述存储区中形成有多个存储单元，相邻两个存储单元之间相隔离；在所述基底层上沉积形成多晶硅层；使得所述多晶硅层的上表面平坦化；定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，形成覆盖在各个所述存储单元位置处的浮栅结构。2.如权利要求1所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述形成半导体的基底层的步骤，包括：提供半导体衬底；在所述半导体衬底的上表面形成氧化层；在所述半导体衬底中制作形成沟槽隔离结构，位于存储区中的沟槽隔离结构将相邻两个存储单元隔离。3.如权利要求2所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述沟槽隔离结构的上表面高出所述氧化层的上表面。4.如权利要求1所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述在所述半导体基底层上表面沉积形成多晶硅层的步骤，包括：在所述半导体基底层上表面沉积形成厚度为1600A至2000A的多晶硅层。5.如权利要求3所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述使得所述多晶硅层的上表面平坦化的步骤，包括：对所述多晶硅层的上表面进行化学机械研磨，使得所述多晶硅层的上表面平坦化至所述沟槽隔离结构的上表面外露。6.如权利要求3所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，形成覆盖在各个所述存储单元位置处的浮栅结构的步骤，包括：定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，去除平坦化后残留在所述沟槽隔离结构上的多晶硅层，形成覆盖在各个所述存储单元位置处的浮栅结构。7.如权利要求6所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述沟槽隔离结构的上表面高出覆盖在各个所述存储单元位置处的浮栅结构。8.如权利要求1所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，在所述定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，形成覆盖在各个所述存储单元位置处的浮栅结构的步骤完成后，所述闪存器件浮栅多晶硅的刻蚀方法还包括步骤：刻蚀位于所述存储区位置处的沟槽隔离结构，使得所述沟槽隔离结构上表面的高度低于所述浮栅结构。2CN115083897A说明书1/4页闪存器件浮栅多晶硅的刻蚀方法技术领域[0001]本申请涉及半导体集成电路制造技术领域，具体涉及一种闪存器件浮栅多晶硅的刻蚀方法。背景技术[0002]闪存器件包括用于存储数据的存储区和进行逻辑运算的逻辑区。存储区中用于形成存储器件，该存储器件包括由下至上依次层叠在衬底层上的氧化层、浮栅多晶硅层、多晶硅间介质层和控制栅多晶硅层。[0003]对于相关技术，其衬底层中形成由沟槽隔离结构，该沟槽隔离结构用于将存储单元隔离，在衬底层上沉积浮栅多晶硅层后需要去除覆盖在沟槽隔离结构上的浮栅多晶硅层。然而相关技术对闪存器件浮栅多晶硅的刻蚀工艺，容易使得沟槽隔离结构上残留浮栅多晶硅层，从而导致出现残留在沟槽隔离结构上的浮栅多晶硅层桥连相邻两个存储单元浮栅的问题，进而对晶片的良率造成不利影响。发明内容[0004]本申请提供了一种闪存器件浮栅多晶硅的刻蚀方法，可以解决相关技术中相邻两个存储单元之间残留的浮栅多晶硅层对相邻两个存储单元浮栅结构造成桥连的问题。[0005]为了