抗干扰GNSS信号处理芯片、接收机和处理方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115267852A(43)申请公布日2022.11.01(21)申请号202211177992.6(22)申请日2022.09.27(71)申请人北京凯芯微科技有限公司地址100085北京市海淀区上地东路1号院5号楼9层901(72)发明人不公告发明人(74)专利代理机构深圳市君之泉知识产权代理有限公司44366专利代理师杨洪龙(51)Int.Cl.G01S19/37(2010.01)G01S19/13(2010.01)G01S19/21(2010.01)G01S19/36(2010.01)权利要求书3页说明书10页附图7页(54)发明名称抗干扰GNSS信号处理芯片、接收机和处理方法(57)摘要本发明公开一种抗干扰GNSS信号处理芯片、接收机和处理方法，通过残留干扰检测电路检测当前的抗干扰效果，若当前权值更新周期下能够满足抗干扰要求，则按照当前权值更新周期下更新抗干扰信号权值直至干扰信号消失，若当前权值更新周期下不能满足抗干扰要求，则缩短当前权值更新周期，本实施例中的GNSS信号抗干扰方法，有利于在实现抗干扰功能的情况下尽量降低CPU负载，从而降低芯片的功耗，同时为CPU的其他线程留下了更多的时隙资源用于其他复杂计算。CN115267852ACN115267852A权利要求书1/3页1.一种抗干扰GNSS信号处理芯片，包括CPU，其特征在于，还包括干扰检测电路、加权求和电路、相关矩阵估计电路、相关矩阵寄存器、定时器、权值寄存器、权值更新周期寄存器和残留干扰检测电路，所述干扰检测电路周期性地对GNSS信号的分别来源于阵列天线的多个阵元的多路数字基带信号中至少一路进行干扰检测，得到干扰检测结果；所述CPU周期性读取并判断所述干扰检测结果，当所述干扰结果为有干扰时，使能所述加权求和电路、定时器和相关矩阵估计电路；所述定时器根据所述权值更新周期寄存器中的权值更新周期，产生周期为所述权值更新周期的定时信号；在每一次定时信号的触发下，所述相关矩阵估计电路从每一路数字基带信号提取采样数据，利用所述采样数据计算相关矩阵，并在将所述相关矩阵写入相关矩阵寄存器之后向所述CPU发送一次中断信号；在所述CPU每收到设定次数的中断信号之前的期间，所述CPU在每次收到中断信号之后，读取所述相关矩阵寄存器中的相关矩阵，运行抗干扰权值计算程序对所述相关矩阵进行运算得到每一路数字基带信号的抗干扰权值，并将所述抗干扰权值写入所述权值寄存器；在所述抗干扰权值被写入时刻的下一个定时信号到来时，所述抗干扰权值被送入到所述加权求和电路中，所述加权求和电路根据所述抗干扰权值对多路数字基带信号进行加权求和得到抗干扰信号；所述残留干扰检测电路对所述抗干扰信号进行残留干扰检测，得到残留干扰结果；其中，所述设定次数为大于1的次数；所述CPU每收到设定次数的中断信号时，开始读取并判断所述残留干扰结果，当所述残留干扰结果为有残留干扰时，将在所述权值更新周期的基础上确定的更小的权值更新周期写入所述权值更新周期寄存器。2.根据权利要求1所述的抗干扰GNSS信号处理芯片，其特征在于，还包括选通电路和控制寄存器，所述选通电路的第一输入端输入所述抗干扰信号，第二输入端输入任一路所述数字基带信号；当所述干扰检测结果为有干扰时，所述CPU还使能所述选通电路，并在所述控制寄存器中的选通标志位写入抗干扰标志；所述选通电路在所述选通标志位中的所述抗干扰标志的控制下，选通输出所述抗干扰信号。3.根据权利要求2所述的抗干扰GNSS信号处理芯片，其特征在于，所述抗干扰GNSS信号处理芯片上电复位触发所述抗干扰权值的初始值写入所述权值寄存器，且所述选通电路第二输入端输入的一路数字基带信号的抗干扰权值的初始值为1，所述多路数字基带信号的其余路数字基带信号的抗干扰权值的初始值为0。4.根据权利要求1所述的抗干扰GNSS信号处理芯片，其特征在于，在所述权值更新周期的基础上确定更小的权值更新周期之后，所述CPU判断该更小的权值更新周期是否小于权值更新周期阈值，若是则产生告警信息，若否则将该更小的权值更新周期写入所述权值更新周期寄存器。5.根据权利要求1所述的抗干扰GNSS信号处理芯片，其特征在于，还包括状态寄存器，所述干扰检测结果为干扰标志，所述干扰检测电路将所述干扰标志写入状态寄存器的干扰标志位；所述CPU读取所述干扰标志，当所述干扰标志为有干扰时，使能所述加权求和2CN115267852A权利要求书2/3页电路、定时器和相关矩阵估计电路；所述残留干扰检测结果为残留干扰标志，所述残留干扰检测电路将所述残留干扰标志写入所述状态寄存器的残留标志位；所述CPU每收到设定次数的中断信号时，开始读取所述残留干扰标志，当所述残留干扰标志为有残留干扰时，将在所述权值