GNSS接收机芯片、L波段信号解码方法和接收机.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115220071A(43)申请公布日2022.10.21(21)申请号202211140804.2(22)申请日2022.09.20(71)申请人北京凯芯微科技有限公司地址100085北京市海淀区上地东路1号院5号楼9层901(72)发明人不公告发明人(74)专利代理机构深圳市君之泉知识产权代理有限公司44366专利代理师杨洪龙(51)Int.Cl.G01S19/24(2010.01)G01S19/29(2010.01)G01S19/30(2010.01)G01S19/37(2010.01)权利要求书5页说明书13页附图6页(54)发明名称GNSS接收机芯片、L波段信号解码方法和接收机(57)摘要本发明公开了一种GNSS接收机芯片、L波段信号解码方法和接收机，通过CPU和L波段数字硬件电路共同完成对L波段符号的解调，与传统方案中由CPU单独完成L波段符号解调相比，降低了CPU的运算负载，能够在原有的GNSS接收机架构的基础上，实现L波段信号的解调，以实现高精度定位。本实施例中的方法降低了对CPU性能的要求，从而降低了芯片的成本和功耗；另外，累加电路将每N个符号同步时间偏差检测值进行非相干累加得到非相干累加和，以及将每N个符号插值结果进行相干累加得到相干累积和后，才向CPU发送一次中断以让CPU更新一次多普勒频率和插值控制参数，防止在L波段信号同步的过程中，对CPU的频繁中断影响CPU对GNSS信号的处理。CN115220071ACN115220071A权利要求书1/5页1.一种GNSS接收机的芯片，所述芯片为SOC芯片，其特征在于，包括CPU和L波段数字硬件电路，所述L波段数字硬件电路包括累加电路、下变频电路、降采样电路、插值控制电路、插值计算电路、寄存器和判决电路；所述累加电路用于，每当一个符号插值结果被输出时，将该符号插值结果进行相干累加，直至累加N个符号插值结果得到相干累加和；并且，每当一个符号插值结果被输出时，将该符号插值结果及其前面一个中间点插值结果和一个符号插值结果作为一组插值结果并根据该组插值结果计算得到一个符号同步时间偏差检测值，计算N组插值结果得到N个符号同步时间偏差检测值；以及将N个所述符号同步时间偏差检测值进行非相干累加得到非相干累加和，将所述相干累加和以及所述非相干累加和写入到所述寄存器中，并向所述CPU发送中断信号；所述CPU用于，接收所述中断信号后从所述寄存器中读取所述相干累加和以及非相干累加和，利用所述相干累加和运行PLL锁相环多普勒频率计算程序计算得到新的多普勒频率，并将所述新的多普勒频率写入所述寄存器并覆盖原有的多普勒频率；以及，利用所述非相干累加和运行插值控制参数程序得到新的插值控制参数，并将所述新的插值控制参数写入所述寄存器并覆盖原有的插值控制参数；所述下变频电路用于，从所述寄存器读取多普勒频率，并根据多普勒频率生成本地载波，将输入的L波段中频数字采样信号与所述本地载波相乘进行载波恢复，得到基带数字采样信号；所述降采样电路用于，将所述基带数字采样信号进行降采样得到降采样信号；所述插值控制电路用于，从所述寄存器读取所述插值控制参数，并将该插值控制参数转换为插值系数；所述插值计算电路用于，利用所述插值系数分别对多组降采样信号进行插值计算得到多个插值结果，该多个插值结果包括交替出现的符号插值结果和中间点插值结果，每组降采样信号包括多个连续的降采样信号；所述判决电路用于，利用所述插值计算电路输出的符号插值结果对待解调L波段信号进行判决。2.根据权利要求1所述的芯片，其特征在于，所述CPU运行所述插值控制参数程序时，通过如下方式得到新的插值控制参数：对左移第一比特位数后的结果进行取整得到新的插值控制参数；其中，K为所述降采样信号的数据速率与待解调L波段信号的符号速率的比值，为误差控制信号，所述误差控制信号通过如下方式得到：利用滤波算法对当前非相干累加和以及当前非相干累加之前若干个非相干累加和进行滤波得到所述误差控制信号。3.根据权利要求2所述的芯片，其特征在于，所述插值控制电路包括计数器，所述插值控制电路将所述插值控制参数转换为插值系数包括：每获取一个所述降采样信号，所述计数器累加一次所述插值控制参数得到计数累加和；2CN115220071A权利要求书2/5页当所述计数器的当前计数累加和超过阈值T时，则更新一次所述插值系数，并触发所述插值计算电路计算一个插值结果；其中，T大小等于2的预设整数次幂，所述插值系数更新方式包括：对所述阈值与所述计数器前一次计数累加和之差向右移大小等于的比特位数得到中间插值系数；对所述中间插值系数向左移第二比特位数得到更新后的插值系数。4.根据权利要求3所述的芯片，其特征在于，所述插值计算电路根据如下方式计算