多径衰落信道测试装置.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105553586A(43)申请公布日2016.05.04(21)申请号201510956319.6(22)申请日2015.12.21(71)申请人中国电子科技集团公司第四十一研究所地址266555山东省青岛市经济技术开发区香江路98号(72)发明人陈应兵周生奎包思云(51)Int.Cl.H04B17/391(2015.01)权利要求书1页说明书3页附图2页(54)发明名称多径衰落信道测试装置(57)摘要本发明公开了一种多径衰落信道测试装置，其包括，4个采集通道，任意所述的采集通道连接有ADC采集单元；多路数字信号处理单元，耦接所有ADC采集单元；数据传输单元，通讯所述多路数字信号处理单元与上位机；上位机，由所述多路数字信号处理单元传输的被测信道，取得衰落谱型、或被测信道的信道系数或被测信道的损耗功率。本采用4个ADC采集单元和FPGA数字信号处理单元实时地对被测信道进行计算，或直接通过DSP数字信号处理单元对基带信号进行处理，适用于多路信号的测试。满足多种信道衰落类型及多普勒频谱要求，具有操作简单，成本低等优点。CN105553586ACN105553586A权利要求书1/1页1.一种多径衰落信道测试装置，其特征在于包括，4个采集通道，任意所述的采集通道连接有ADC采集单元；多路数字信号处理单元，耦接所有ADC采集单元；数据传输单元，通讯所述多路数字信号处理单元与上位机；上位机，由所述多路数字信号处理单元传输的被测信道，取得衰落谱型、或被测信道的信道系数或被测信道的损耗功率。2.根据权利要求1所述的多径衰落信道测试装置，其特征在于，所述ADC采集单元具有400MSa/s的采集速率。3.根据权利要求1所述的多径衰落信道测试装置，其特征在于，所述多路数字信号处理单元包括，FPGA数字信号处理单元，实时地处理所述ADC采集单元采集的实时信号；DSP数字信号处理单元，处理所述ADC采集单元采集的基带信号。4.根据权利要求3所述的多径衰落信道测试装置，其特征在于，所述数据传输单元包括CPCI总线和高速pciE总线传递单元，所述DPS数字信号处理单元通过CPCI总线与上位机通讯，所述FPGA数字信号处理单元通过高速pciE总线传递单元与上位机通讯。5.根据权利要求4所述的多径衰落信道测试装置，其特征在于，所述高速pciE总线传递单元包括至少一个波形存储单元和PICE总线，所述FPGA数字信号处理单元与所有波形存储单元耦接，所述的波形存储单元与PICE总线耦接，所述PICE总线与上位机耦接。6.根据权利要求3所述的多径衰落信道测试装置，其特征在于，一个所述的ADC采集单元采集被测信道且实时传输至FPGA数字信号处理单元，所述FPGA数字信号处理单元，通过数据传输单元通讯所述被测信道至上位机，所述上位机通过MATLAB仿真取得被测信道的谱型，所述上位机比较所述被测信道对应的谱型与测试谱型，确定被测信道的衰落模型。7.根据权利要求3所述的多径衰落信道测试装置，其特征在于，至少两个所述的ADC采集单元采集被测信道且实时传输至FPGA数字信号处理单元，所述FPGA数字信号处理单元传输与DSP数字信号处理单元耦接，所述DSP数字信号处理单元对FPGA数字信号处理单元接收的被测信道进行数据计算且通过数据传输单元传输数据计算的结果至上位机，所述上位机显示所述数据计算的结果且计算信道矩阵。8.根据权利要求1所述的多径衰落信道测试装置，其特征在于，两个所述的ADC采集单元采集分别采集无损耗数据和实际信道数据，所述多路数字信号处理单元由所述无损耗数据和实际信道数据，计算损耗结果，所述上位机显示损耗结果。2CN105553586A说明书1/3页多径衰落信道测试装置技术领域[0001]本发明涉及信道衰落模拟测试领域，特别涉及一种多径衰落信道测试装置。背景技术[0002]随着通信技术的发展，追求传输高可靠性、高质量、高速率的移动无线多媒体传输技术已是必然趋势。然而在无线信号传播的过程中，其容易受周围建筑物、环境、天气、移动速度等因素的影响，产生衰落。[0003]因此，对进行预估实际环境，以判断衰落的类型是非常关键，也是非常必要的，则测试多径衰落的相应衰落型谱和参数性能等具有十分重要的意义。发明内容[0004]本发明的目的是克服或减缓至少上述缺点中的部分，特此提供一种多径衰落信道测试装置，其包括，[0005]4个采集通道，任意所述的采集通道连接有ADC采集单元；[0006]多路数字信号处理单元，耦接所有ADC采集单元；[0007]数据传输单元，通讯所述多路数字信号处理单元与上位机；[0008]上位机，由所述多路数字信号处理单元传输的被测信道，取得衰落谱型、或被测信道的信道系数或被测信道的损