控制物理层芯片的方法及控制电路.pdf

(19)中华人民共和国国家知识产权局*CN102291423A*(12)发明专利申请(10)申请公布号CN102291423A(43)申请公布日2011.12.21(21)申请号201110122989.X(22)申请日2011.05.12(71)申请人福建星网锐捷网络有限公司地址350002福建省福州市仓山区金山大道618号桔园州工业园19号楼(72)发明人陈坚(74)专利代理机构北京同立钧成知识产权代理有限公司11205代理人刘芳(51)Int.Cl.H04L29/08(2006.01)H04L29/12(2006.01)权利要求书4页说明书12页附图8页(54)发明名称控制物理层芯片的方法及控制电路(57)摘要本发明提供一种控制物理层芯片的方法及控制电路。其中，控制电路包括：定时时钟模块、第一寄存器模块、第一状态锁存模块、状态轮转模块和MDIO控制器；状态轮转模块，用于根据定时时钟模块提供的时钟信号和第一状态锁存模块提供的变化信息，对第一寄存器模块进行读操作，并根据读取结果向述MDIO控制器提供第一地址信息和控制数据信息；MDIO控制器，用于按照预设的周期将控制数据信息写入第一地址信息对应的PHY芯片的引脚的寄存器，以对PHY芯片的引脚的状态进行自动控制。采用本发明技术方案可以用同一个MDIO控制器对多个PHY芯片的管理，并降低CPU的负担。CN102943ACCNN110229142302291440A权利要求书1/4页1.一种控制电路，其特征在于，包括：定时时钟模块、第一寄存器模块、第一状态锁存模块、状态轮转模块和管理数据输入输出MDIO控制器；所述定时时钟模块，用于产生时钟信号；所述第一寄存器模块，用于存储中央处理单元CPU写入的控制物理层PHY芯片的引脚状态的控制命令字；所述第一状态锁存模块，与所述第一寄存器模块连接，用于在所述控制命令字发生变化时锁存变化信息；所述状态轮转模块，与所述第一状态锁存模块和所述定时时钟模块连接，用于根据所述定时时钟模块提供的时钟信号和所述第一状态锁存模块提供的变化信息，对所述第一寄存器模块进行读操作，并根据读取结果向所述MDIO控制器提供第一地址信息和控制数据信息；所述第一地址信息为需要进行自动控制的PHY芯片的引脚的地址信息；所述MDIO控制器，与所述状态轮转模块连接，用于接收所述状态轮转模块提供的所述第一地址信息和所述控制数据信息，并按照预设的周期将所述控制数据信息写入所述第一地址信息对应的PHY芯片的引脚的寄存器，以对所述第一地址信息对应的PHY芯片的引脚的状态进行自动控制。2.根据权利要求1所述的控制电路，其特征在于，还包括：第二寄存器模块，用于存储所述PHY芯片的引脚对应的默认状态值；所述状态轮转模块还用于根据所述读取结果，对所述第二寄存器模块进行读操作以读取所述默认状态值，并向所述MDIO控制器提供所述默认状态值和第二地址信息；所述第二地址信息为需要回写所述默认状态值的PHY芯片的引脚的地址信息；所述MDIO控制器还用于接收所述状态轮转模块提供的所述默认状态值和所述第二地址信息，并将所述默认状态值写入所述第二地址信息对应的所述PHY芯片的引脚的寄存器。3.根据权利要求2所述的控制电路，其特征在于，所述第一状态锁存模块具体用于将所述第一寄存器模块的各比特位分别与所述第一状态锁存模块的当前锁存值的各比特位进行异或运算，获取所述变化信息；所述状态轮转模块具体用于在接收到所述时钟信号后接收所述变化信息，并在所述变化信息为1时，对所述第一寄存器模块进行读操作；当读取到值为1的比特位时，向所述MDIO控制器提供与所述值为1的比特位对应的第一地址信息和所述控制数据信息，并在接收到所述MDIO控制器返回的处理结束信息时，继续读取所述第一寄存器模块的下一比特位；当读取到值由1变为0的比特位时，记录所述值由1变为0的比特位，并在处理完所有值为1的比特位后，对所述第二寄存器模块进行读操作以读取所述默认状态值，并将所述默认状态值和所述值由1变为0的比特位对应的第二地址信息提供给所述MDIO控制器，并在接收到所述MDIO控制器返回的处理结束信息时，结束此次读取所述第一寄存器模块的操作；所述MDIO控制器还用于在将所述控制数据信息写入所述第一地址信息对应的PHY芯片的引脚的寄存器后，或者在将所述默认状态值写入所述第二地址信息对应的所述PHY芯片的引脚的寄存器后，向所述状态轮转模块返回所述处理结束信息。4.根据权利要求1-3任一项所述的控制电路，其特征在于，还包括：2CCNN110229142302291440A权利要求书2/4页第三寄存器模块，用于存储所述CPU写入的第三地址信息和操作类型；所述第三地址信息为所述CPU直接读写PHY芯片时要读写的PHY芯片对应的地址信息；第二状态锁存模块，与所述第三