预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共18页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114115588A(43)申请公布日2022.03.01(21)申请号202111126350.9(22)申请日2021.09.26(71)申请人洛晶半导体(上海)有限公司地址201306上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼(72)发明人陈建盛陈建维(74)专利代理机构上海市汇业律师事务所31325代理人金炜霞(51)Int.Cl.G06F3/041(2006.01)权利要求书2页说明书10页附图5页(54)发明名称感应面板的控制芯片、控制电路及控制方法(57)摘要本发明提供一种感应面板的控制电路,第一控制芯片包含第一时钟输入管脚、时钟输出管脚、主要数据管脚及第一次要数据管脚,通过主要数据管脚传送一命令。第二控制芯片包含第二时钟输入管脚,用来接收时钟;以及第二次要数据管脚,用来接收命令。第三控制芯片包含:第三时钟输入管脚接收时钟;第三次要数据管脚,用来接收命令。第二控制芯片根据时钟及第一目标数值传送或接收第一数据;第三控制芯片根据时钟及第二目标数值传送或接收第二数据;第一目标数值不等于第二目标数值。本发明的分布式架构,有助于简化绕线的复杂度、使电路布局更有弹性,不增加单一芯片的运算负担。CN114115588ACN114115588A权利要求书1/2页1.一种感应面板的控制芯片,其特征在于,所述感应面板包含一感应电路,所述控制芯片包含:时钟输入管脚;第一资料管脚;侦测电路,耦接所述感应电路,用来侦测所述感应电路上之一特征值;内存,储存多个程序代码或程序指令;以及计算电路,耦接所述时钟输入管脚、所述第一数据管脚、所述侦测电路及所述内存,用来执行所述些程序代码或程序指令以执行下列步骤:通过所述时钟输入管脚接收一时钟;通过所述第一数据管脚接收一命令;以及根据所述时钟及一目标数值通过所述第一数据管脚传送所述特征值;其中所述目标数值决定所述控制芯片传送所述特征值之一时间点。2.根据权利要求1所述的芯片,其特征在于,还包含第二数据管脚,耦接所述计算电路,所述计算电路更执行下列步骤:通过所述第二数据管脚传送所述命令。3.根据权利要求2所述的芯片,其特征在于,所述特征值是第一特征值,所述计算电路更执行下列步骤:通过所述第二数据管脚接收第二特征值;以及通过所述第一数据管脚传送所述第二特征值。4.一种感应面板的控制电路,其特征在于,包含:第一控制芯片,包含第一时钟输入管脚、第一时钟输出管脚、第一主要数据管脚及第一次要数据管脚,用来通过所述第一时钟输出管脚传送一时钟,以及通过所述第一主要数据管脚传送一命令;第二控制芯片,包含:第二时钟输入管脚,耦接所述第一时钟输出管脚,用来接收所述时钟;以及第二次要数据管脚,耦接所述第一主要数据管脚,用来接收所述命令;以及第三控制芯片,包含:第三时钟输入管脚,耦接所述第一时钟输出管脚,用来接收所述时钟;以及第三次要数据管脚,耦接所述第一主要数据管脚,用来接收所述命令;其中,所述第二控制芯片于接收所述命令之后,根据所述时钟及第一目标数值传送或接收第一数据,所述第三控制芯片于接收所述命令之后,根据所述时钟及第二目标数值传送或接收第二数据,以及所述第一目标数值不等于所述第二目标数值。5.根据权利要求4所述的控制电路,其特征在于,其中所述命令是写入命令、所述第一控制芯片通过所述第一主要数据管脚传送所述第一数据及所述第二数据,以及所述第二控制芯片于接收所述写入命令之后等待N个所述时钟的周期再通过所述第二次要数据管脚接收所述第一数据,N为大于等于零的整数。6.根据权利要求5所述的控制电路,其特征在于,所述第二目标数值大于所述第一目标数值,所述第一控制芯片系先传送所述第一数据再传送所述第二数据。7.根据权利要求4所述的控制电路,其特征在于,所述命令是读取命令、所述第二控制芯片于接收所述读取命令之后等待N个所述时钟的周期再通过所述第二次要数据管脚传送2CN114115588A权利要求书2/2页所述第一数据,以及所述第一控制芯片通过所述第一主要数据管脚接收所述第一数据,N为大于等于零的整数。8.根据权利要求7所述的控制电路,其特征在于,其中所述第二目标数值大于所述第一目标数值,所述第一控制芯片系通过所述第一主要数据管脚先接收所述第一数据再接收所述第二数据。9.一种感应面板的控制电路,其特征在于,包含:第一控制芯片,包含第一时钟输入管脚、第一时钟输出管脚、第一主要数据管脚及第一次要数据管脚,用来通过所述第一时钟输出管脚传送一时钟,以及通过所述第一主要数据管脚传送一命令;第二控制芯片,包含:第二时钟输入管脚,耦接所述第一时钟输出管脚,用来接收所述时钟;第二时钟输出管脚,用来传送所述时钟;第二次要数据管脚,耦接所述第一主要数