LED芯片封装缺陷检测方法研究.docx

编号：时间：2021年x月x日书山有路勤为径学海无涯苦作舟页码：LED(Light-emittingdiode)由于寿命长、能耗低等优点被广泛地应用于指示、显示等领域。可靠性、稳定性及高出光率是LED取代现有照明光源必须考虑的因素。封装工艺是影响LED功能作用的主要因素之一封装工艺关键工序有装架、压焊、封装。由于封装工艺本身的原因导致LED封装过程中存在诸多缺陷(如重复焊接、芯片电极氧化等)统计数据显示[1-2]：焊接系统的失效占整个半导体失效模式的比例是25%～30%在国内[3]由于受到设备和产量的双重限制多数生产厂家采用人工焊接的方法焊接系统不合格占不合格总数的40%以上。从使用角度分析LED封装过程中产生的缺陷虽然使用初期并不影响其光电性能但在以后的使用过程中会逐渐暴露出来并导致器件失效。在LED的某些应用领域如高精密航天器材其潜在的缺陷比那些立即出现致命性失效的缺陷危害更大。因此如何在封装过程中实现对LED芯片的检测、阻断存在缺陷的LED进入后序封装工序从而降低生产成本、提高产品的质量、避免使用存在缺陷的LED造成重大损失就成为LED封装行业急需解决的难题。目前LED产业的检测技术主要集中于封装前晶片级的检测[4-5]及封装完成后的成品级检测[6-7]而国内针对封装过程中LED的检测技术尚不成熟。本文在LED芯片非接触检测方法的基础上[8-9]在LED引脚式封装过程中利用p-n结光生伏特效应分析了封装缺陷对光照射LED芯片在引线支架中产生的回路光电流的影响采用电磁感应定律测量该回路光电流实现LED封装过程中芯片质量及封装缺陷的检测。1理论分析1.1p-n结的光生伏特效应[m]根据p-n结光生伏特效应光生电流IL表示为：式中A为p-n结面积q是电子电量Ln、Lp分别为电子和空穴的扩散长度J表示以光子数计算的平均光强α为p-n结材料的吸收系数β是量子产额即每吸收一个光子产生的电子一空穴对数。在LED引脚式封装过程中每个LED芯片是被固定在引线支架上的LED芯片通过压焊金丝(铝丝)与引线支架形成了闭合回路如图1。若忽略引线支架电阻LED支架回路光电流等于芯片光生电流IL。可见当p-n结材料和掺杂浓度一定时支架回路光电流与光照强度I成正比。1.2封装缺陷机理LED芯片受到腐蚀因素影响或沾染油污时在芯片电极表面生成一层非金属膜产生封装缺陷[11]。电极表面存在非金属膜层的LED芯片压焊工序后焊接处形成金属一介质-金属结构也称为隧道结。当一定强度的光照射在LED芯片上若LED芯片失效支架回路无光电流流过若非金属膜层足够厚只有极少数电子可以隧穿膜层势垒LED支架回路也无光电流流过;若非金属膜层较薄由于LED芯片光生电流在隧道结两侧形成电场电子主要以场致发射的方式隧穿膜层流过单位面积膜层的电流可表示为[12]。其中q为电子电量m为电子质量矗为普朗克常数vx、vy、vz分别是电子在x、y、z方向的隧穿速度T(x)为电子的隧穿概率。又任意势垒的电子隧穿概率可表示为[13]其中jin、jout。分别是进入膜层和穿过膜层的电流密度x指向为芯片电极表面到压焊点为膜层中z方向任意点的势垒E是垂直芯片电极表面速度为vx电子的能量。图2为在电场f’作用‘F芯片电极表面的势垒图其中EF为费米能级U为电子发射势垒。由图2若芯片电极表面为突变结其值为U0光生电流在隧道结两侧形成的电场强度为F电极表面以外的势垒为U0-qFx。取芯片电极导带底为参考能级E0(x=0)因而有x<0处U(x)=0;x>0处U(x)=U0-qFx根据条件U(x)=E=U0-qFx2式中d为膜层厚度V为膜层隧道结两侧电压。当LED芯片发生光生伏特效应时由式(7)可知流过芯片电极表面非金属膜层的电流受到膜层厚度的影响随着膜层增厚流过膜层的电流减小流过LED支架回路的光电流也将减小。综上所述引脚式LED支架回路光电流的有无或大小可以反映封装工艺中LED芯片的功能状态及芯片电极与引线支架的电气连接情况因此可以通过检测LED支架回路光电流达到检测引脚式封装工艺中芯片功能状态和封装缺陷。1.3封装缺陷的检测方法完成压焊工序后LED处于闭合短路状态直接导出回路电流进行检测不可行。虽然支架回路有一定电阻但光生电流只有微安量级因而支架回路中的压降非常小用一般的电压测量方法难度较大而且接触式检测会引入接触电阻影响检测的准确性。因此考虑用非接触式的电流检测方法。根据法拉第电磁感应定律利用引脚式LED自身特征检测时将带磁芯线圈中磁芯的一端插入图1所示闭合回路z中LED支架回路作为一级绕组带磁芯线圈作为次级绕组并在线圈的两端并联上电容C与线圈L组成LC谐振回路。以交