时钟产生电路自校正系统及其校正方法.pdf

(19)中华人民共和国国家知识产权局*CN103092258A*(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103092258103092258A(43)申请公布日2013.05.08(21)申请号201310032839.9(22)申请日2013.01.28(71)申请人深圳市汇顶科技股份有限公司地址518000广东省深圳市福田保税区腾飞大厦B座13楼(72)发明人詹昶王光耀(74)专利代理机构深圳市科进知识产权代理事务所(普通合伙)44316代理人宋鹰武(51)Int.Cl.G06F1/14(2006.01)权权利要求书2页利要求书2页说明书5页说明书5页附图2页附图2页(54)发明名称时钟产生电路自校正系统及其校正方法(57)摘要本发明提出一种时钟产生电路自校正系统和方法，其中系统包括硬件逻辑模块、和硬件逻辑模块连接的寄存器模块、和硬件逻辑模块及寄存器模块连接的时钟产生电路模块及和寄存器模块双向连接的存储模块，其中硬件逻辑模块产生搜索数据并传输至寄存器模块作为时钟产生电路模块的配置参数，寄存器模块输出寄存器数据至时钟产生电路模块，产生系统时钟信号并传输至硬件逻辑模块，系统时钟信号和外部参考时钟信号进行比较，当不满足精度要求时，对搜索数据进行校正产生新的搜索数据并进行下一轮校正，直至满足精度要求时，硬件逻辑模块停止校正，且此时搜索数据存储于存储模块。本发明可自动将电子系统中的时钟产生电路的误差降低到所要求的误差范围内。CN103092258ACN1039258ACN103092258A权利要求书1/2页1.一种时钟产生电路自校正系统，其特征在于，所述时钟产生电路自校正系统包括：硬件逻辑模块，其接收外部参考时钟信号；寄存器模块，其和所述硬件逻辑模块连接；时钟产生电路模块，其和所述硬件逻辑模块及所述寄存器模块连接；及存储模块，其和所述寄存器模块双向连接；所述硬件逻辑模块产生搜索数据并传输至所述寄存器模块作为所述时钟产生电路模块中振荡器的配置参数，所述寄存器模块根据所述搜索数据输出寄存器数据至所述时钟产生电路模块，所述时钟产生电路模块产生系统时钟信号并传输至所述硬件逻辑模块，所述硬件逻辑模块将所述系统时钟信号和所述外部参考时钟信号进行比较，当所述振荡器输出的时钟频率不满足精度要求时，所述硬件逻辑模块对所述搜索数据进行校正产生新的搜索数据并进行下一轮校正，直至所述振荡器输出的时钟频率满足精度要求时，所述硬件逻辑模块停止校正，且此时搜索数据存储于所述存储模块。2.如权利要求1所述的时钟产生电路自校正系统，其特征在于，所述硬件逻辑模块对所述搜索数据进行校正包括增加所述搜索数据的值和减少所述搜索数据的值。3.如权利要求1所述的时钟产生电路自校正系统，其特征在于，所述寄存器模块为可变位宽的寄存器，其在不同的时刻寄存所述搜索数据。4.如权利要求1所述的时钟产生电路自校正系统，其特征在于，所述存储模块为非易失性存储器。5.如权利要求1所述的时钟产生电路自校正系统，其特征在于，所述时钟产生电路自校正系统进一步包括数据传输模块，所述数据传输模块设置于所述寄存器模块和所述存储模块之间，其和所述寄存器模块及所述存储模块分别双向连接，所述存储模块通过所述数据传输模块和所述寄存器模块双向连接。6.如权利要求1所述的时钟产生电路自校正系统，其特征在于，所述外部参考时钟信号由外部时钟产生器输入至所述硬件逻辑模块。7.一种时钟产生电路自校正系统的校正方法，其特征在于，所述校正方法包括以下步骤：产生搜索数据；比较系统时钟信号和外部参考时钟信号的频率大小，如果频率误差满足精度要求则停止校正并存储校正数据，否则判断所述系统时钟信号相对于所述外部参考时钟信号太快还是太慢；如果所述系统时钟信号相对于所述外部参考时钟信号太快，则减小所述搜索数据，如果所述系统时钟信号相对于所述外部参考时钟信号太慢，则增加所述搜索数据；延时后进入下一轮的校正。8.如权利要求7所述的时钟产生电路自校正系统的校正方法，其特征在于，所述搜索数据由硬件逻辑模块产生并传输至寄存器模块作为时钟产生电路模块中振荡器的配置参数。9.如权利要求7所述的时钟产生电路自校正系统的校正方法，其特征在于，所述校正数据为使时钟产生电路模块中振荡器输出的系统时钟信号的频率相对于所述外部参考时钟信号的频率满足精度要求的搜索数据的值。2CN103092258A权利要求书2/2页10.如权利要求7所述的时钟产生电路自校正系统的校正方法，其特征在于，所述外部参考时钟信号由外部时钟产生器输入至所述硬件逻辑模块。3CN103092258A说明书1/5页时钟产生电路自校正系统及其校正方法【技术领域】[0001]本发明涉及集成电路领域，尤其涉及可自动将电子系统中的时钟产生电路的误差降低到所要求的误差范围内的时钟产生电