预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共18页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

微机原理课程设计 波形发生器 基本要求: 通过按键选择波形,波形选择(方波、三角波)。8255A和0832 通过按键设定波形的频率,同时波形频率在数码管上显示。8255A 频率设定后,通过8253精确计时来设置波形宽度大小,比如方波的占空比。 8259A产生中断,用示波器显示输出波形。 附加要求: 通过按键可以增大或者降低频率; 显示正弦波。 目录 一理论部分 1.1课程设计的目的………………………………………………………………………2 1.2课程设计要求与内容…………………………………………………………………2 1.3总体设计方案…………………………………………………………………………2 (1)设计思想及方案论证………………………………………………………………2 (2)总体设计方案框图…………………………………………………………………3 1.4系统硬件设计…………………………………………………………………………4 1.5系统软件设计…………………………………………………………………………5 二实践部分 2.1系统硬件原理简介……………………………………………………………………6 2.2程序调试………………………………………………………………………………9 2.3软件系统的使用说明…………………………………………………………………9 三课程设计结果分析 3.1实验结果………………………………………………………………………………10 3.2结果分析………………………………………………………………………………11 四课程设计总结………………………………………………………………………11 五附录 5.1源程序及说明…………………………………………………………………………12 波形发生器 一理论部分 1.1课程设计的目的 (1)综合模拟电子线路、数字电子技术和微机原理等多门专业基础课程的知识,使学生对以计算机为核心的通信、测量或控制系统有个全面了解和实践的过程。 (2)掌握常规芯片的使用方法、掌握简单微型计算机应用系统软硬的设计方法,进一步锻炼同学们在微型计算机应用方面的实际工作能力,强化本学科内容并扩展知识面。 (3)体验分析问题、提出解决方案、通过编程等手段实现解决方案、不断调试最终达到设计要求的全过程。 (4)培养学生的创造力和对专业的适应性。 1.2课程设计的内容和要求 1、通过按键选择波形,波形选择(方波、三角波、正弦波)。8255A和0832 2、通过按键设定波形的频率,同时波形频率在数码管上显示。8255A 3、频率设定后,通过8253精确计时来设置波形宽度大小,比如方波的占空比。 4、8259A产生中断,用示波器显示输出波形。 5、通过按键可以增大或者降低频率; 6、画出电路原理图,说明工作原理,编写程序及程序流程图。 1.3总体设计方案 (1)设计思想及方案论证 由于要求达到模拟信号波形发生,因此要由D/A转换芯片0832来来完成此项任务,由8253形成波形的主要做法是:先输出一个下限电平,将其保持t然后输出一个稍高的电平,在保持t,然后重复此过程,因此需要延长0832输入数据的时间间隔来改变频率。如图1信号发生波形图所示。0832输入的数据的延时可以通过软件完成,也可以通过硬件完成。由于实验要求输出的波的频率可以改变,且精确,所以选用硬件延时 +5V 0V 图1信号发生波形图 硬件延时主要由计时器8253和中断控制器8259来实现。由8253输出的方波的高低电平,来触发8259的IR0端,8259给CPU中断信号,CPU中断来执行相应的中断子程序,中断子程序为向0832输出数据的程序,通过选择此程序可以产生锯齿波,方波,正弦波。由于0832产生的方波的频率可以控制,所以每次中断执行波形发生程序的时间间隔可以精确控制。以此来控制输出的波形频率。最后通过8255驱动LED数码显示管,实现对输入的频率的显示,由键盘直接输入波形频率,通过LED数码显示管显示。 (2)总体设计方案框图 总体设计就是先由8255驱动LED显示输入的频率,再通过8253定时中断,中断的子程序来执行输出,输出的信号经过信号发生器形成波形。 图2硬件简图 CLK (1.8432MHZ) Intel8253 Intel 8259A CPU 8086 DAC0832 Intel8255A 示波器 LED 数码显示管 1.4系统硬件设计 硬件设计电路图 图3硬件设计电路图 XD7 XD6 XD5 XD4 XD3 XD2 XD1 XD0 D7 D6 D5 D4 D3 D2 D1 D0