直接数字频率合成器quartus.docx

电子线路课程设计

直接数字频率合成器

学号：
姓名：

2011年11月

摘要

本篇论文主要讲了用eda设计dds。用quartus软件模拟仿真电路，并下载到芯片。使电路能输出正余弦波，并可调节频率和相位。并在这基础上进行一部分扩展，如能输入矩形三角形波。

关键词eda设计ddsquartus

Abstract:

ThisreportintroducestheEDAdesigniscompletedwithDirectDigitalSynthesisDDSprocess.ThisdesignusesDDSQuartusII7.0softwaredesign,anddownloadsSmartSOPCexperimentalsystemhardware.
Keywordedadesignddsquartus

目录
设计要求··············································4
方案论证··············································4
各子模块设计原理······································6
调试，仿真及下载······································12
结论··················································13

设计要求
基本要求：
1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；
2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM实现，RAM结构配置成212×10类型；
3、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；
4、系统具有使能功能；
5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；
6、过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；
提高部分：
通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围；(注意：按键后有消颤电路)
能够同时输出正余弦两路正交信号；
在数码管上显示生成的波形频率；
充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；
设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；
基于DDS的AM调制器的设计；
自己添加其他功能。

方案论证
直接数字频率合成器（DirectDigitalFrequencySynthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
dds的组成及工作原理：

每来一个CLOCK，加法器就将频率控制字f与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值进行找表查出，完成相位到幅值的转换。
由于相位累加器为N位，相当于把正弦信号在相位上的精度定为N位，所以分辨率为1/2N。若系统时钟频率为fc，频率控制字f为1，则输出频率为fOUT=fC/2N，这个频率相当于"基频"。若f为K，则输出频率为：
fout=K*fC/2N
当系统输入时钟频率fC不变时，输出信号的频率由频率控制字K所决定。由上式可得：
K=2N*fout/fC
其中，K为频率字，注意K要取整，有时会有误差。

DSS工作流图：

三、各子模块设计原理
1、分频器
实验中需要有1mhz，1khz，2hz，0.5hz的输入信号，而实验像仅能提供48mhz的输入信号，故需要分频。实验中拟用74163制作3分频，3片74160分别制作1k分频与500分频，用4片触发器做16分频。
16分频：

3分频：

1k分频：

500分频：

加法器
加法器的目的，其一是作为累加器的一部分，将k进行累加，其二是作为频率控制与相位控制电路的一部分，调整输入给rom的12位地址。
寄存器
寄存器的目的，是使加法器出来的结果稍作停留，以便传递给rom的地址位或者是回传给加法器成为加数。

累加器
相位累加器的组成=N位加法器+N位寄存器
相位累加器的作用：在时钟的作用下，进行相位累加
注意：当相位累加器累加满量时就会产生一次溢出，完成一个