ISD1420语音录放附带51控制程序.docx

ISD1110/ISD1420系列语音录放
集成电路应用说明
概述
使用方便的单片8至20秒语音录放
高质量、自然的语音还原技术
边沿/电平触发放音
自动节电，维持电流0.5uA
不耗电信息保存100年(典型值)
100,000次录音周期（典型值）
多段信息处理，可分1至80/160段
片内免调整时钟，可选用外部时钟
无需开发系统
5V单电源工作
COB，DIP，SOIC封装及工业级

图1、ISD1110/ISD1420内部结框图
ISD1110/ISD1420系列单片录放时间8至20秒，音质好。芯片采用CMOS技术，内含震荡器、话筒前置放大、自动增益控制、防混淆滤波器、平滑滤波器、扬声器驱动及EEPROM阵列。最小的录放系统仅需麦克风、喇叭、两个按钮、电源及少数电阻电容。在录放操作结束后，芯片自动进入低功耗节电模式、功耗仅0.5uA。
ISD1110/ISD1420系列有唯一的录音控制和边缘/电平触发两种放音控制。不分段时外围线路最简，也可按最小段长为单位任意组合分段，参见表1-1“最大段数”芯片提供若干操作模式，大大提高了控制的灵活性。
芯片采用多电平直接模拟量存储专利技术，每个采样直接存储在片内单个EEPROM单元中，因此能够非常真实、自然地再现语音、音乐、音调各效果，避免了一般固体录音电路因量化和压缩造成的量化噪声和“金属声”。采样频率从5.3，6.4到8.0KHz，对音质仅有轻微影响。片内信息可保存100年（无需后备电源），EEPROM单片可反复录音十万次。
引脚描述

Note:NCmeansMustNotconnect.
ISD1110/ISD1420封装引脚步图
注：ISD1110系列的/REC，/PLAYE，A6和A7端内部被上拉到VDD，A0~A5内部被下拉到VSS，上拉/下拉阻值在50K至100KΩ，除此之外，各引脚与ISD1420完全相同。电路设计中，这些端的外围上/下拉电阻可省略，但需要仔细考虑静态电流的影响。
电源（VCCA，VCCD）芯片内部的模拟和数字电路使用不同的电源总线，并且分别引到外封装上，这样可使噪声最小。模拟和数字电源端最好分别走线，尽可能在靠近供电端处相连，而去耦电容应量靠近芯片。
地线（VSSA，VSSD）芯片内部的模拟和数字电路也使用不同的地线，这两个脚最好在引脚焊盘上相连。
录音（/REC）低电平有效。只要/REC变低（不管芯片处在节电状态还是正在放音），芯片即开始录音。录音期间，/REC必须保持为低。/REC变高或内存录满后，录音周期结束，芯片自动写入一个信息结束标志（EOM），使以后的重放操作可发及时停止。之后芯片自动进入节电状态。
注：/REC的上升沿有50毫秒防颤，防止芯片自动进入节电状态。
边沿触发放音（/PLAYE）此端出现下降沿时，芯片开始放音。放音持续到EOM标志或内存结束，之后芯片自动进入节电状态。开始放音后，可以释放/PLAYE。
电平触发放音（/PLAYL）此端出现下降沿时，芯片开始放音。放音持续至端回到高电平，遇到EOM标志，或内存结束。放音结束后芯片自动进入节电状态。
注：放音过程中当遇到EOM或内存结束时，如果/PLAYE或/PLAYL仍处在高电平，芯片虽然也进入节电状态（内部震荡器和时钟停止工作），但是由于芯片没有对/PLAYE和/PLAYL的上升沿进行消颤，随后在这两个引脚上出现的下隆沿（例如释放按键时的抖动）都会触发放音。
录音指示（/RECLED）处于录音状态时，此端为低，可驱动LED。此外，放音遇到EOM标志时，此端输出低电平脉冲。
话筒输入（MIC）此端边至片内前置放大器。片内自动增益控制电路（AGC）将前置增益控制在-15至24dB。外接话筒应通过串联电容耦合到此端。耦合电容值和此端的10KΩ输入阻抗决定了芯片频带的低频截止点。
话筒参考（MICREF）此端是前置放大器的反向输入。当以差分形式连接话筒时，可减小噪声，提高共模抑制比。
自动增益控制（AGC）AGC动态调节器整前置境益以补偿话筒输入电平的宽幅变化，使得录制变化很大的音量（从耳语到喧哗嚣声）时失真都能保持最小。响应时间取决于此端的5KΩ输入阻抗和外接的对地电容（即线路图中的C6）的时间常数。释放时间取决于此端外接的并联对地电容和电阻（即线路图中R5和C6）的时间常数。470KΩ和4.7uF的标称值在绝对大多数场合下可获得满意的效果。
模拟输出（ANAOUT）前置放大器输出。前置电压增益取决于AGC端的电平。
模拟输入（ANAIN）此端即芯片录音的输入信号。对话筒输入来说，ANAOUT端应通过外接电容连至本端。该电容和本端的3KΩ输入阻抗给出了芯片频带的附加低端截止频率。其它音源可通过交流耦合直接连至本端。
喇叭输出（SP+、SP-）这对输出端能驱动16Ω以上的喇叭。单端使用