数字电路与逻辑设计欧阳星明组合逻辑电路习题.docx

第四章|本章练习
本章练习
1．组合逻辑电路是由什么器件构成的？其结构有何特点？
窗体顶端

1．组合逻辑电路是由逻辑门构成的。结构特点：电路中不包含任何记忆元件；
信号是单向传输的，电路中不存在任何反馈回路。窗体底端
2．图4.14所示电路是否为组合电路？说明理由。

图4.14
窗体顶端

2．图4.14所示电路不是组合电路，因为电路中存在反馈回路。窗体底端
3．分析图4.15所示电路，说明电路功能。

图4.15
窗体顶端

3．根据图4.15所示电路，可写出输出函数表达式

用代数法简化输出函数表达式

由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111时，输出函数F的值为1，否则F的值为0。故该电路为“一致性电路”。窗体底端
4．分析图4.16所示电路，试画出用异或门实现该电路功能的最简电路。

图4.16
窗体顶端

4．根据图4.16所示电路，可求出输出函数最简表达式为

用异或门实现该电路功能的逻辑电路图如图4.19所示。

图4.19窗体底端
5．分析图4.17所示电路，试列出真值表，说明电路功能。

图4.17
窗体顶端

5．根据图4.17所示电路，可写出电路输出函数表达式如下：

真值表如表4.5所示。
表4.5
ABCDWXYZABCDWXYZ00000001001000110100010101100111000000010011001001100111010101001000100110101011110011011110111111001101111111101010101110011000由真值表可知，该电路的功能是：将四位二进制码转换成Gray码。窗体底端
6．分析图4.18所示电路，设输入ABCD为8421码，试列出真值表，说明电路功能。

图4.18
窗体顶端

6．根据图4.18所示电路，可写出电路输出函数表达式如下：

真值表如表4.6所示。
表4.6
ABCDWXYZABCDWXYZ00000001001000110100100110000111011001010101011001111000100101000011001000010000由真值表可知，该电路的功能是：求输入8421码对9的补数。窗体底端
7．设计一个组合逻辑电路，该电路输入端接收两个两位无符号二进制数A=A1A0和B=B1B0，当A=B时，输出F为1，否则F为0。试用合适的逻辑门构造出最简电路。
窗体顶端

7．根据设计要求，可写出输出函数表达式如下：

可选择异或门和或非门构造出最简电路如图4.20所示。

图4.20窗体底端
8．设计一个代码转换电路，将一位十进制数的8421码转换成余3码。
窗体顶端

8．设输入8421码用ABCD表示，输出余3码用WXYZ表示，可列出真值表如表4.7所示。
表4.7
ABCDWXYZABCDWXYZ00000001001000110100010101100111001101000101011001111000100110101000100110101011110011011110111110111101dddddddddddddddddddddddd由真值表可画出输出函数卡诺图如图4.21所示。

图4.21
化简后的输出函数表达式为：

采用与非门实现给定功能的逻辑电路图如图4.22所示。

图4.22窗体底端
9．用与非门设计一个组合逻辑电路，该电路输入为一位十进制数的2421码，当输入的数为素数时，输出F为1，否则F为0。
窗体顶端

9．设一位十进制数的2421码用ABCD表示，由题意可知，当ABCD表示的十进制数字为2、3、5、7时，输出F为1，否则为0。据此，可写出输出函数表达式为

经化简变换后，可得到最简与非表达式为

逻辑电路图如图4.23所示。

图4.23窗体底端
10．设计一个奇偶检测器，当输入的4位代码中1的个数为偶数时，输出为1，否则输出为0。
窗体顶端

10．假定采用异或门实现给定功能，设输入的四位代码用B4B3BB1表示，输出函数用F表示，根据题意和异或运算的规则，可直接写出输出函数表达式为

逻辑电路图如图4.24所示。

图4.24窗体底端
11．组合逻辑电路中产生竞争的原因是什么？竞争可以分为哪两种类型？
窗体顶端

11．组合逻辑电路中的竞争是由电路中的时间延迟引起的。竞争可以分为非临界竞争和临界竞争两种类型。窗体底端
12．什么叫组合逻辑电路中的险象？有哪几种消除险象的常用方法？