TTL或非门集电极开路门和三态门电路.docx
快乐****蜜蜂
在线预览结束,喜欢就下载吧,查找使用更方便
相关资料
TTL或非门集电极开路门和三态门电路.docx
1.TTL或非门图4.4.6(a)表示TTL或非门的逻辑电路,图(b)是它的逻辑符号。或非逻辑功能是对TTL与非门(图)的结构改进而来,即用两个BJT管T2A和T2B代替T2。若两输入端中有一个为高电平,则T2A和T2B均将截止,iB3=0,输出为高电平。若A、B两输入端中有一个为高电平,则T2A或T2B将饱和,导致iB3>0,iB3便使T3饱和,输出为低电平。这就实现了或非功能。即L=A+B=A·B。这个式子表明,图4.4.6(a)就正逻辑而言是或非门。图4.4.6TTL或非门(a)电路图(b)逻辑符号
TTL集电极开路门和三态输出门测试.ppt
实验一TTL集电极开路门和三态输出门测试四、实验原理将实验箱上电源模块区中的VCC(+5V)及地(GND)通过长导线分别连接至电源接线区中的+5V及GND。在实验箱上找一个合适的插座插上芯片74LS03,并将74LS03的第7脚接上实验箱的地(GND),第14脚接上+5V电源,74LS03的输入变量端接实验箱上开关输入模块区的拨动开关。(注:实验箱上设有16个拨动开关K1~K16,每个开关的输出状态及它的反极性输出均由插孔引出。开关向上拨动,正极性插孔输出为高电平且状态为“1”,它的反极性插孔输出低电平且
三态门和集电极开路(OC)门实验报告.pdf
CMOS漏极开路门和三态门电路.pptx
CMOS漏极开路门和三态门电路CMOS漏极开路门和三态门电路②漏极开路(OD)旳与非门电路(2)上拉电阻对OD门动态性能旳影响(3)上拉电阻计算②RP(max)旳拟定:设3个漏极开路CMOS与非门74HC03作线与连接,驱动1个TTL反相器74LS04和一种3输入与非门74LS10,试拟定一种上拉电阻RP,已知VDD=5V,IOZ=5μA。OD门旳应用例子:(a)只要驱动门旳IOL(max)不小于发光二极管旳额定电流即可。(b)VO可提升到近12V;2、三态(TSL)输出门电路2、三态(TSL)输出门电路
实验三集电极开路门和三态门优秀教案.doc
/NUMPAGES5实验二组合逻辑电路实验目的了解组合电路的设计方法;尝试用与非门组成简单组合电路。实验原理根据一定的逻辑功能设计出的逻辑电路,并不是唯一的,有繁有简。由于生产和使用与非门集成电路较多,所以,把一般函数式变换成只用与非门就能实现的函数式具有重要意义。这种函数式应包含逻辑乘及逻辑非运算,而且每个逻辑乘法之上必须有逻辑非运算(即与非-与非表达式。)逻辑函数可以用真值表、逻辑表达式、卡诺图、逻辑图和波形图表示。它们之间有一定的换算规律。实验仪器与器件:数字实验箱一台;2、集