三态门和集电极开路(OC)门实验报告.pdf

2024-08-17

10

1.2MB

TTL集电极开路门和三态输出门测试.ppt

实验一TTL集电极开路门和三态输出门测试四、实验原理将实验箱上电源模块区中的VCC（+5V）及地（GND）通过长导线分别连接至电源接线区中的+5V及GND。在实验箱上找一个合适的插座插上芯片74LS03，并将74LS03的第7脚接上实验箱的地（GND），第14脚接上+5V电源，74LS03的输入变量端接实验箱上开关输入模块区的拨动开关。（注：实验箱上设有16个拨动开关K1～K16，每个开关的输出状态及它的反极性输出均由插孔引出。开关向上拨动，正极性插孔输出为高电平且状态为“1”，它的反极性插孔输出低电平且

2024-09-05

10

1.2MB

实验三集电极开路门和三态门优秀教案.doc

/NUMPAGES5实验二组合逻辑电路实验目的了解组合电路的设计方法；尝试用与非门组成简单组合电路。实验原理根据一定的逻辑功能设计出的逻辑电路，并不是唯一的，有繁有简。由于生产和使用与非门集成电路较多，所以，把一般函数式变换成只用与非门就能实现的函数式具有重要意义。这种函数式应包含逻辑乘及逻辑非运算，而且每个逻辑乘法之上必须有逻辑非运算（即与非-与非表达式。）逻辑函数可以用真值表、逻辑表达式、卡诺图、逻辑图和波形图表示。它们之间有一定的换算规律。实验仪器与器件：数字实验箱一台；2、集

2024-05-15

5

45KB

TTL或非门集电极开路门和三态门电路.docx

1.TTL或非门图4.4.6(a)表示TTL或非门的逻辑电路，图(b)是它的逻辑符号。或非逻辑功能是对TTL与非门（图）的结构改进而来，即用两个BJT管T2A和T2B代替T2。若两输入端中有一个为高电平，则T2A和T2B均将截止，iB3=0，输出为高电平。若A、B两输入端中有一个为高电平，则T2A或T2B将饱和，导致iB3＞0，iB3便使T3饱和，输出为低电平。这就实现了或非功能。即L=A+B=A·B。这个式子表明，图4.4.6(a)就正逻辑而言是或非门。图4.4.6TTL或非门(a)电路图(b)逻辑符号

2024-11-04

20

105KB

OC门和三态门.docx

OC门和三态门集电极开路门电路（OC门）在TTL与非门电路中将T4解掉换成电阻Rc（如下图）：其逻辑功能并没有改变，仍有A=B=1，T5导通，输出端为低电平Y=0。A、B中只要有一个0，T5截止，输出端为高电平5V（TTL与非门输出高电平YvOH＝3.6V），Y=1。由R4取代T4，显然逻辑功能未变，但速度大为降低。把R4不做在集成电路的内部（T5的集电极处于开路状态），使用OC门集成块时，用户必须选定合适的阻值，将Rc接到门的输出端与电源之间，该OC门才能具有稳定的逻辑功能（如不把Rc接进去，任其集电极

2024-11-06

20

137KB