《MOS存储器》PPT课件.ppt

MOS存储器2.不挥发性读写存储器NVRWM(non-volatileread-writememory)
习惯称为可擦除型ROM.
(1)可擦除型EPROM(erasablePROM)．紫外光擦除，一次性全部擦除．
（２）电可擦除EEPROM(electricallyerasablePROM)．浮栅隧道结构，可逐字擦写，速度快，不需从设备上取出．价格较贵．
（３）闪烁型
复栅结构，比EEPROM简单，通常用作可变信息的存储．3.随机存取存储器RAM(randomaccessmemory)
挥发性的.

（１）静态SRAM：采用双稳态触发器作为存储元件．没有外界触发信号时，不改变状态．只要有电源，信号保持．

（２）动态DRAM，利用电容来存储信息，需刷新．
优点：存储单元的元件数少，单元面积小，功耗低，适
合大规模集成；
缺点：需要复杂的刷新电路，对时序有严格要求，速度
比静态慢．4.顺序存取存储器SAM(sequentialaccessmemory)

非随机存取的，存取次序受到限制:
(1)先进先出存储器FIFO(first-infirst-out);
(2)后进先出存储器LIFO(last-infirst-out);
(3)移位寄存器(shiftregister);
(4)按内容存取存储器(contents-addressablememory,CAM).二．存储器的结构我们把行选择线成为字线(wordline)，把连接
输入/输出电路的列选择线称为位线(bitline)．
更大容量的存储器要分成若干个存储块（BLOCK）
组合起来，并额外有块地址来选择其中的某一块．三．MOS动态随机存取存储器(1)读操作
在读之前，位线先预充到Vpre(约2.5V)．当W=1，Ｔ
导通．电荷在CBL和Cs之间再分配，从而导致位线电平的
变化．
讨论：
①△V很小，要有灵敏放大器；
②转移比要尽量大，在小面积得到尽可能大的电容是设计关键；
③读取过程是“破坏性”的，CS中的电荷量发生了变化，读和刷新要结合在一起．
(2)写操作
例如写“１”，先选择指定的位线，B=1，然后升高字线使Ｔ导通．Ｂ对Cs充电，这时会有阈值损失．有效方法是将Ｗ自举到大于VDD的值．

写“０”的时侯是放电．２.存储单元的结构
一般采用三维结构，例如沟槽型，槽壁和槽底都作为电容的极板,Cs↑3.灵敏放大器和伪单元（1）灵敏放大器
由交叉耦合的CMOS反相器构成，接在每一列的中间。EQ=1，先将BLL和BLR左右两条位线预充到，（2）伪单元（dummycell）
存储单元是单端结构，为了变成双端差分式，要在灵敏放大器的左右两端各增加一个伪单元，与正式单元完全一样。

作用：（1）提供参考电压;
（2）减少或者补偿各种干扰，防止两侧不相等的电位漂移和时钟脉冲引起的耦合干扰，提高放大器灵敏度。工作原理：
EQ=1时，BLL和BLR被预充到，同时L=R=1,把伪单元也预充到。在读操作时，假如阵列左边一个单元被选中，BLL将变化△V，这同时R=1，使右边的伪单元选择而给出参考电压，BLR=，当BLL高于时，输出为‘1’，否则为‘0’。保证了放大器工作可靠。
讨论：
（1）将位线一分为二减小了位线的电容值，增加了电荷转移比;
（2）二边完全对称非常重要。四、MOS静态随机存取存储器写数据时，首先把数据传给位线，然后W=1，数据就写入了。
读信息时，先把位线B和都充到VDD/2，然后W=1，这可使位线上的信号差幅度减小，提高了速度。
目前，相同容量的SRAM价格是DRAM的8倍左右，面积则将近大4倍，所以SRAM常用于快速存储的较低容量的RAM需求，比如Cache(缓存）等。
CMOS静态存贮单元图形五、EPROM六、E2PROM七、FlashE2PROM