全耗尽绝缘体上硅及关键制备技术研究的任务书.docx

全耗尽绝缘体上硅及关键制备技术研究的任务书
任务书
题目：全耗尽绝缘体上硅及关键制备技术研究
一、任务背景
随着微电子技术的不断发展，芯片集成度和性能不断提高，集成电路上硅的厚度也逐渐减小。越来越薄的硅片对电荷的保持能力也变得越来越弱，这就需要降低非净化区中缺陷等级来缓解这种问题。全耗尽绝缘体（FullyDepletedInsulator，FDI）技术被广泛认为是解决这一问题的有效手段之一。
全耗尽绝缘体是指硅晶体中的掺杂区域全部消失，使得电荷被完全包裹在绝缘层之中，从而使得器件的性能得到显著提升。该技术采用的是超薄硅膜双极面晶体管结构，通过硅膜的厚度和掺杂浓度的调整，以及渐变介质层的引入实现全耗尽绝缘的目的。
全耗尽绝缘体器件具有低噪声、低电源电压、快速开关速度、高频-高功率特性和良好的低温特性等优点，是未来高集成度低功耗电子器件的发展趋势之一。因此，研究全耗尽绝缘体上硅及其关键制备技术将具有重要的意义和应用价值。
二、任务目标
1.深入研究全耗尽绝缘体技术及其原理，从理论上分析不同技术方案的优缺点，为后续的实验研究提供依据。
2.设计全耗尽绝缘体结构的制备方案，包括硅晶体的切割和清洗、渐变介质层的制备、高精度掺杂以及绝缘体薄膜的成长等关键制备技术。
3.建立全耗尽绝缘体器件的制备工艺流程，实现器件的制备。
4.对制备好的全耗尽绝缘体器件进行性能测试，验证其性能和可行性，并与传统的器件进行对比。
三、研究内容和进展
1.理论研究
（1）全耗尽绝缘体技术的基本原理，包括超薄硅膜的结构、渐变介质层的应用和高精度掺杂等技术。
（2）不同方案的优缺点分析，包括SOI、FDSOI、UTSOI等技术的理论和实用性分析。
2.制备关键技术研究
（1）硅晶体的切割和清洗技术，确保硅片表面的洁净度和平整度。
（2）渐变介质层的制备，包括材料的选择、制备工艺和厚度控制等关键制备技术。
（3）高精度掺杂技术，包括掺杂源材料、掺杂温度和时间、掺杂剂的选择和掺杂浓度的控制等关键制备技术。
（4）绝缘体薄膜的成长技术，包括化学气相沉积、物理气相沉积、溅射等技术的应用和优化。
3.性能测试
（1）器件参数测试：包括最大漏电流、开启电压、关断电压、温度稳定性、频率依赖等参数的测试。
（2）器件特性测试：包括器件的输出特性、输入输出特性和输出功率等特性测试。
四、预期成果
1.深入研究全耗尽绝缘体技术及其原理，形成有关全耗尽绝缘体的论文。
2.设计全耗尽绝缘体结构的制备方案，建立器件制备流程，并在实验室内制备全耗尽绝缘体器件。
3.实验研究全耗尽绝缘体器件的性能，验证其性能和可行性，并与传统器件进行对比分析。
4.提供全耗尽绝缘体的相关技术和制备工艺，为今后研究和开发全耗尽绝缘体器件提供参考。
五、计划进度和预算
1.计划进度
阶段|时间|工作内容
---|---|---
第一阶段|2021.1-2021.4|对全耗尽绝缘体技术原理和器件基本结构进行理论研究，并确定实验研究方案。
第二阶段|2021.5-2021.8|对制备全耗尽绝缘体器件的关键技术进行研究，包括硅晶体的切割和清洗技术、渐变介质层的制备、高精度掺杂技术和绝缘体薄膜的成长技术等。
第三阶段|2021.9-2022.1|建立全耗尽绝缘体器件的制备工艺流程，研制完整的全耗尽绝缘体器件。
第四阶段|2022.2-2022.8|对制备好的全耗尽绝缘体器件进行性能测试，包括器件参数测试和特性测试，验证其性能和可行性，并与传统器件进行对比分析。
第五阶段|2022.9-2022.12|完成全耗尽绝缘体技术研究报告，总结研究成果。
2.预算
拟申请经费100万元，主要用于硅晶体的购买和切割、化学气相沉积设备和溅射设备的购买，以及实验室日常经费等。其中硅晶体采购和切割费用约为30万元，化学气相沉积设备和溅射设备的费用约为40万元，实验室日常经费约为30万元。
六、团队建设和研究条件
本项目中的研究团队应包括有硅材料和器件制备、微纳加工技术、电子器件测试和性能分析的专家。该研究团队应具有较高的研究水平和学术声誉，同时具备独立承担科研项目和资源互补协同工作的能力。应具备较高的硬件设施和实验条件，包括硅晶体的加工和制备设施、化学气相沉积和溅射设备、电子器件测试设备等。
七、研究团队简介
本次项目的研究团队由硅材料和器件制备、微纳加工技术、电子器件测试和性能分析等领域的专家共同组成。其中，团队成员拥有硕士及以上学位，有丰富的科研经验和实践能力。团队成员曾承担过多项重要的科研项目，发表过多篇学术论文，具有较高的学术水平和研究成果，有着广泛而深入的国际学术联系。
八、参考文献
[1]汪加宝,苗刚.全耗尽绝缘体上薄硅CMOS技术[A].第十一届中国固态集成电路学术年Conference论文集[C].1999:204-210