物理数字电路时序逻辑电路修改学习教案.pptx

会计学2时序(shíxù)逻辑电路的分类5.2时序(shíxù)逻辑电路的分析方法5.2.1时序逻辑电路的分析(fēnxī)步骤电路图5.确定(quèdìng)逻辑功能3.求出电路(diànlù)状态方程*5.2.3异步时序逻辑电路的分析(fēnxī)举例例1(3)列状态表、画状态图和时序(shíxù)图(4)逻辑(luójí)功能分析设计步骤：
1）逻辑抽象：求状态转换表和（或）状态转换图
a.分析给定的逻辑问题,确定输入变量、输出变量以及电路的状态数；
b.定义输入、输出变量和状态的含义，并将状态顺序编号；
c.按照题意列出电路的状态转换表或画出电路的状态转换图。
2）状态化简：合并等价(děngjià)状态
若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态。则称这两个状态为等价(děngjià)状态。显然等价(děngjià)状态是重复的，可以合并为一个。3）状态分配（状态编码）：
用代码表示电路的状态的过程。
首先，需要确定代码的位数n。因为n位代码共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取
2n-1＜M≤2n
4）选定触发器的类型，求出电路的状态方程(fāngchéng)、驱动方程(fāngchéng)和输出方程(fāngchéng)；
5）根据驱动方程(fāngchéng)和输出方程(fāngchéng)画出电路图；
6）检查设计的电路能否自启动。设计(shèjì)要求例1求方程式的方法(fāngfǎ)4状态方程比较(bǐjiào)，得驱动方程：检查电路(diànlù)能否自启动设计一个串行数据检测电路，当连续(liánxù)输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：
输入X 101100111011110
输出Y 000000001000110原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而(cóngér)得到最简的状态图。4写出电路(diànlù)的状态方程、驱动方程和输出方程（4）检查(jiǎnchá)自启动能力5.3.2异步时序电路的设计(shèjì)例4次态卡诺图电路图内容回顾(huígù)：移位寄存器型计数器能自启动的环形(huánxínɡ)计数器电路2．扭环形(huánxínɡ)计数器能自启动的扭环形(huánxínɡ)计数器电路5.3.3时序逻辑电路的自启动设计
基本原理：修改卡诺图化简方案的方法使电路具有自启动功能(gōngnéng)。
例5.设计一个七进制计数器，要求它能够自启动。
已知该计数器的状态转换图及状态编码如下图：实际上，包括在圈里的任意项取为1，而在圈外的任意项取为0。即无效状态的次态已被指定(zhǐdìng)。若这个指定(zhǐdìng)的次态属于有效循环中的状态，电路可以自启动；反之则不可以自启动。后者可以通过修改指定(zhǐdìng)状态（即改变方程的化简方式）使其具备自启动功能。
为使电路能够自启动，可将000的次态指定(zhǐdìng)为一个有效状态：010
得到修改过的状态方程为：
Q1n+1=Q2Q3
Q2n+1=Q1+Q2Q3
Q3n+1=Q2修改(xiūgǎi)后的电路状态转换图如下：按照(ànzhào)常规化简得：Q1n+1=Q3
Q2n+1=Q1
Q3n+1=Q2若选用D触发器构造此计数器，驱动(qūdònɡ)方程为：
D1=Q1n+1=Q1Q2=Q1+Q2
D2=Q2n+1=Q1
D3=Q3n+1=Q2
逻辑图如下：本节小结(xiǎojié)：5.4若干常用(chánɡyònɡ)时序逻辑电路及应用在数字电路中，用来存放二进制数据(shùjù)或代码的电路称为寄存器。一、单拍工作方式(fāngshì)基本寄存器二、双拍工作(gōngzuò)方式基本寄存器三、集成(jíchénɡ)寄存器举例：74LS175Q0Q1Q2Q3
CP74LS175
RdD0D1D2D3四、锁存器寄存数据(shùjù)输出端1.移位寄存器的逻辑功能：
既能寄存数码(shùmǎ)，又能在时钟脉冲的作用下使数码(shùmǎ)向高位或向低位移动.一、单向(dānxiànɡ)移位寄存器单向移位寄存器具有以下主要特点：

（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。

（2）可实现(shíxiàn)串并行转换。二、双向移位(yíwèi)寄存器集成(jíchénɡ)双向移位寄存器74LS194三、移位(yíwèi)寄存器的应用移位(yíwèi)寄存器的应用(续）基本(jīběn)环形计数器的状态图能自启动的4位环形(huánxínɡ)计数器由74LS194构成(gòuchéng)的能自启动的4位环形计数器3.扭环形(