物理时序逻辑电路学习教案.pptx

会计学一、时序逻辑电路的特点(tèdiǎn)和框图根据记忆电路中存储(cúnchǔ)单元状态变化的特点将时序电路分为
同步时序电路：所有存储(cúnchǔ)电路中存储(cúnchǔ)单元状态的变化都是在同一时钟信号操作下同时发生的。
异步时序电路：存储(cúnchǔ)单元状态的变化不是同时发生的。可能有公共的时钟信号，也可能没有公共的时钟信号。
按照输出信号的不同，分为：
米利（Mealy）型电路：某时刻的输出是该时刻的输入和电路状态的函数
莫尔（Moore）型电路：某时刻的输出仅是该时刻电路状态的函数，与该时刻的输入无关，如同步计数器。§5.1时序逻辑电路(luójídiànlù)的特点和表示方法例5.2.1试分析图5.2.1时序(shíxù)逻辑电路的逻辑功能。总结：时序逻辑电路(luójídiànlù)的一般分析步骤：例5.2.2分析图示时序逻辑电路的逻辑功能，写出电路的驱动方程(fāngchéng)。状态方程(fāngchéng)和输出方程(fāngchéng)。画出电路的状态转换图。状态方程：触发器的激励函数两个触发器可以有四种状态Q1Q2=00,01,10,11，将n时刻的现在(xiànzài)状态和n时刻的现在(xiànzài)输入代入时序电路的状态方程和输出方程，可得到n+1下一时刻的状态和n时刻的输出，从而列出代码形式的状态表（表4.2）输入(shūrù)x/输出y§5.3寄存器图5.3.274LS175的逻辑图§5.3寄存器----二、锁存器10111.四位(sìwèi)右移寄存器：根据移位(yíwèi)数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构：D1＝Q2D0＝0构成(gòuchéng)原理：既能左移又能右移。多功能集成移位(yíwèi)寄存器——74LS194（四位）。§5.3寄存器----三、移位(yíwèi)寄存器§5.3寄存器----三、移位(yíwèi)寄存器§5.4计数器加法计数器
减法计数器
可逆计数器。一、计数器的分类(fēnlèi):为同步置数控制端。
为数据输入端。
EP和ET为工作状态
控制端。
C为进位输出端。1.清零(qīnɡlínɡ)：2.预置(yùzhì)数：2.预置(yùzhì)数：2.预置(yùzhì)数：1.清零(qīnɡlínɡ)：能自启动的环形(huánxínɡ)计数器：给出一组在时间上有先后顺序的脉冲，再用这组脉冲形成(xíngchéng)所需要的各种控制信号。§5.5序列(xùliè)信号发生器§5.5序列(xùliè)信号发生器§5.5序列(xùliè)信号发生器§5.5序列(xùliè)信号发生器§5.5序列(xùliè)信号发生器§5.5序列(xùliè)信号发生器§5.6时序逻辑电路(luójídiànlù)的设计方法三、状态(zhuàngtài)分配:亦称状态(zhuàngtài)编码例1设计(shèjì)一个同步5进制加法计数器（4）求各触发器的驱动(qūdònɡ)方程和进位输出方程。利用逻辑(luójí)分析的方法画出电路完整的状态图。S0——初始状态或没有(méiyǒu)收到1时的状态；（3）状态化简。
观察(guānchá)上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图:（4）状态(zhuàngtài)分配。
该电路有3个状态(zhuàngtài)，可以用2位二进制代码组合（00、01、10、11）中的三个代码表示。本例取S0=00、S1=01、S2=11。（6）求出驱动方程(fāngchéng)和输出方程(fāngchéng)。（7）画逻辑图。根据驱动方程(fāngchéng)和输出方程(fāngchéng)，画出逻辑图。§5.6时序逻辑电路的设计(shèjì)方法§5.6时序逻辑电路(luójídiànlù)的设计方法§5.6时序逻辑电路的设计(shèjì)方法§5.6时序逻辑电路的设计(shèjì)方法第五章时序(shíxù)逻辑电路—最基本要求