抗辐射加固SoC的可测性设计的任务书.docx

抗辐射加固SoC的可测性设计的任务书
任务书
一、任务背景：
现今，随着电子技术的快速发展，电子产品已经深刻地影响着人们的日常生活。而集成电路（IC）的加固已经成为了保障设备安全性能和提高电子产品可靠性的重要措施之一。同时，作为一个新兴的行业，射频通信技术已经成为现代通讯领域中的基础和支撑。
但由于环境的原因，尤其是核电站、太空等高辐射环境下，往往会对电子产品产生一定的辐射影响，给芯片运作稳定性和可靠性带来极大的影响。因此，自从上个世纪60年代，人们就开始在微电子器件中引入措施以保障应用中的可靠性。
二、任务目标：
本次任务旨在通过抗辐射加固SoC，提高SoC在高辐射环境下的可靠性和稳定性，使其能够满足核电站、太空等环境下的应用需求。
具体目标如下：
1.设计一套抗辐射的SoC加固解决方案，使其能够在高辐射环境下工作，且满足相关可靠性和稳定性要求。
2.针对加固后的SoC进行可测试性设计和分析，并对其进行有效的测试验证，确保加固后SoC的稳定性和可靠性。
3.优化方案设计，使其能够在实际应用中得到充分的应用。
三、任务内容：
1.调研和分析抗辐射SoC的加固需求，包括高辐射环境下的机制分析，并寻找高可靠性和稳定性的可测试性设计方法。
2.设计抗辐射SoC加固方案，包括提高抗辐射性的硬件和软件措施等。
3.根据方案设计进行可测试性分析和优化，确保可靠性和稳定性。
4.利用FPGA或其他实验平台搭建基于加固后的SoC的测试环境进行测试验证。
5.撰写本次任务的实验报告，总结方案设计的优缺点，并提出下一步的工作建议和改进措施。
四、任务要求：
1.具备一定的ASIC设计和电路设计基础知识，熟悉ARM、DSP和FPGA等芯片开发过程，了解相关可测试性设计方法。
2.能独立调研和分析SoC加固的方案设计，掌握电路仿真软件和硬件测试手段。
3.熟练使用常见的集成开发环境（IDE），如IAR、Keil等，并了解FPGA等其他平台的开发工具。
4.具备较强的实验能力和强烈的学习能力，能在任务周期内完成任务的规定量和质。
5.拥有良好的英语能力，能阅读相关英文文献。
五、参考文献：
1.Park,S.J.,Kim,J.W.,&Kim,C.H.(2017).IChardeningtechniquesforradiation-inducedeffects.Microelectronicsreliability,77,354-367.
2.Schrimpf,R.D.,Fleetwood,D.M.,&Binns,J.R.(2015).Radiationeffectsinsilicondevicesandcircuits.JohnWiley&Sons.
3.Faccio,F.,&Avramescu,A.(2017).RadiationresilientSOCdesign.JournalofInstrumentation,12(09),P09016.
4.Jin,B.,&Sun,G.(2014).OverviewofRad-hardDesignofIntegratedCircuits.JournalofChinaAcademyofElectronicsandInformationTechnology,9(5),490-497.
6.Ju,G.,Li,M.,Liu,Y.,&Chen,Y.(2019).ResearchonthedesignofSRAM-basedon-lineradiationmonitoringcircuit.ChineseJournalofSpaceScience,39(2),143-150.