CMOS工艺中体硅正面释放技术研究的任务书.docx

CMOS工艺中体硅正面释放技术研究的任务书
任务书
题目：CMOS工艺中体硅正面释放技术研究
一、研究背景和目的
在CMOS集成电路的制备过程中，正面释放技术是一个非常重要的步骤。该技术可以消除晶圆表面的应力，提高芯片质量，并且可以减小浅接触电阻，从而提高器件性能。而在体硅器件集成电路中，由于器件体不被掩膜保护，因此正面释放技术更加重要。本研究旨在探究CMOS工艺中体硅正面释放技术的方法和应用，为集成电路的制备提供技术支持。
二、研究内容和方法
1、体硅正面裸露厚度的测试
本研究将采用ETP试剂对体硅表面进行刻蚀，利用扫描电子显微镜(SEM)观测器件表面的变化，从而测试器件表面的正面裸露厚度。
2、正面释放效果测试
采用不同的正面释放条件（温度、时间、气氛）及不同的切宽，通过SEM等设备观察器件表面的变化，探究不同条件下的正面释放效果，从而找出最优的正面释放条件。
3、电性能测试
在正面释放完成后，我们将测试器件的电性能。通过测试器件的阈值电压、子阈电压、漏电流、迁移率等参数，比较不同正面释放条件下器件的电性能变化，分析不同正面释放条件对器件性能的影响。
4、原理探究
本研究将分析正面释放过程中的反应机理和物理原理，并探讨不同条件下正面释放效果的差异。
三、预期结果
1、本研究将找出最适宜的正面释放条件，从而大幅提高体硅集成电路的性能。
2、本研究将得到体硅正面裸露厚度的测试结果，提供了体硅器件集成电路制备过程中所需的重要参数。
3、本研究将为体硅器件正面释放的机理提供理论依据，对未来CMOS工艺优化具有重要意义。
四、计划进度和预算
本研究将根据以下计划进度进行：
1、前期调研：完成3个月，预算10,000元
2、样品制备：完成2个月，预算30,000元
3、实验测试：完成6个月，预算50,000元
4、数据遴选、分析和文章撰写：完成3个月，预算20,000元
本研究总预算为110,000元。其中，样品制备所需费用较大，该部分预算主要用于制备体硅样品和器件制备。
五、参考文献
1、JianandChen,Thesiliconreleasetechnology,Hangzhou:ZhejiangUniversityPress,2008.
2、Bauer,R.,andLuyten,J.,“Adhesionofsilicontosilicondioxide,”JournalofAppliedPhysics,vol.87,no.7,pp.3688–3694,2000.
3、Liu,Y.,etal.“Effectsoforientationanddopingconcentrationonsiliconbodythinningusingwet-chemicaletching,”JournalofMicromechanicsandMicroengineering,vol.21,no.9,pp.095010,2011.
4、Xu,J.,etal.“Astudyontheeffectsofsiliconnitridemasksonsiliconthinningbywetchemicaletching,”JournalofMicromechanicsandMicroengineering,vol.17,no.10,pp.702–708,2007.