DTTB传输系统中LDPC译码器的设计与实现的中期报告.docx

DTTB传输系统中LDPC译码器的设计与实现的中期报告
一、研究背景和意义
DTTB（DigitalTerrestrialTelevisionBroadcasting，数字电视地面广播）作为传统地面广播的数字化后继，被越来越广泛地应用于全球各地。在DTTB系统中，使用LDPC（LowDensityParityCheck，低密度奇偶校验）码作为前向纠错编码，以提高系统的可靠性和传输效率。因此，实现高效、可靠的LDPC译码器至关重要。
本项目的目的是设计和实现高性能LDPC译码器，通过实现和验证LDPC译码算法，支持DTTB系统中数据传输的可靠性和速度。该译码器将在FPGA（FieldProgrammableGateArray，现场可编程逻辑门）上实现，因此，我们需要深入研究LDPC算法和硬件实现的优化方法。
二、目前研究现状
LDPC码是一种常见的线性编码方式，它在研究中已经广泛应用于各种数字通信系统和储存系统中。对于LDPC码的译码，一般有软判决和硬判决两种方法。
软判决LDPC译码器可以提供很好的误码性能，它需要计算似然比（LLR）并进行反向迭代。由于反向迭代的复杂度很高，软判决LDPC译码器的性能受限于硬件资源和系统时钟速度。
与此相对，硬判决LDPC译码器不需要计算LLR，因此将算法的性能转移给了硬件。但由于与软判决的复杂度不同，硬判决在简化计算方面出色，但在误码率和准确性方面与软判决不同。
三、设计方案
在本项目中，我们将实现针对DTTB系统的硬判决LDPC译码器，其中LDPC码的参数如下：
码率：1/2
信息位数：2880
校验位数：5760
结构：正方形
硬件架构：
我们将LDPC译码器的硬件实现分为三个主要部分：载入数据、译码并返回结果。载入数据部分使用Quad-SPI闪存存储器将需要传输的原始码载入LDPC译码器中。译码部分采用硬判决的方法，不需要计算LLR。返回结果部分将LDPC译码器输出的解码结果传送给CPU进行后续处理。
译码算法：
我们将采用1位硬判决算法，即将进入VN（变量节点）和CN（校验节点）消息进行比较并使用比较器进行译码，然后将结果更新到VN消息中。在这个过程中，我们将采用迭代算法，设置40个迭代以实现最佳译码性能。同时，我们将使用一些启发式算法以优化系统性能，例如部分和置信传播和再度调整。
四、进展和展望
目前，我们已经完成了硬件的设计和部分模块的实现，包括数据载入部分和比较器。接下来，我们将完成译码部分的设计实现，并进行系统集成和调试。最终，我们将在FPGA平台上实现LDPC译码器，并进行实验验证，以对其性能进行评估。
在未来，我们将继续探索LDPC译码器算法的优化和性能提升方法，例如改进硬件架构、完善算法实现等。我们也将扩展这个译码器的应用领域，例如用于LTE中数据传输的前向纠错编码等。