CPFSK调制解调器设计与实现的中期报告.docx

CPFSK调制解调器设计与实现的中期报告
一、项目背景
本文介绍了一个基于FPGA的连续相位频移键控（CPFSK）调制解调器的设计和实现。CPFSK是一个数字通信中频移键控（FSK）调制的变体，其中相位也被连续调制，而不是FMS的离散相位调制。这种调制技术在无线电通信、卫星通信、声音传输等领域有着广泛的应用。本项目的目标是设计一个能够对输入数据信号进行CPFSK调制和解调的系统，并通过实现来验证设计的可行性。
二、调制器设计
先介绍CPFSK调制的原理，假设我们的调制器接收到一个由“0”和“1”组成的二进制信息序列，我们要把这个信息序列转换成一段连续的正弦波。我们可以使用一个固定频率的载波信号，然后在每个变换点处对载波信号的相位进行调制。每个调制点之间的相位变化量取决于信息序列中“0”和“1”的转换情况。这可以通过将相位增量与持续时间相乘得出。
一般来说，在FSK中，极性变化会对相位变化造成影响，为了避免这种影响，我们使用二进制相移键控（BPSK）调制的方法进行相位调制。在此调制方式下，决定每个相位点变化量的数据取决于当前的比特值和先前的比特值，因为只有在前一比特值与当前比特值不同时才会发生相位变化。
系统框图如下所示：
调制器中，数据经过预调制器进行相位调制，然后送入DAC进行数字信号模拟转换（DAC可以通过更新速率计算，而不是简单的定期更新）。最后，模拟输出信号通过一个低通滤波器进行滤波，以去除高频噪声。
三、解调器设计
CPFSK解调器的设计与调制器非常相似。模拟输入信号经过低通滤波器进行滤波，然后送入一个模数转换器（ADC）进行模拟信号数字化。数字信号经过解调器的预解调器进行相位调制，并传输到比特反置器进行比特反置。解调后的序列经过比特同步符和时钟同步符插入，输出到上层系统进行处理。
系统框图如下所示：
四、目前进展
在完成调制器和解调器的设计后，我们使用VerilogHDL并在Vivado中进行仿真来验证设计的正确性。我们已经完成了Verilog编写，验证了模块的功能，并开始将它们集成到完整的系统中。我们已经完成了WBmodulatorblocks、WBdemodulatorblocks和比特反置器的基本验证，并在FPGA开发板上运行了测试。在接下来的工作中，我们将完成完整系统的集成和测试。