小数分频锁相频率合成器的研究的综述报告.docx

小数分频锁相频率合成器的研究的综述报告
小数分频锁相频率合成器（Fractional-NPLL）是一种广泛应用于通信系统中的频率合成技术，其基本思想是使用带有相位检测器和分数分频器的PLL（Phase-LockedLoop）来实现高准确度、低抖动和高频率合成精度的频率合成。本文将从小数分频锁相频率合成器的基本原理、性能指标及其优缺点等方面进行综述和评价。
一、小数分频锁相频率合成器的基本原理
小数分频锁相频率合成器的基本原理即是利用PLL实现频率合成。其中，PLL是由参考时钟、相位检测器、低通滤波器、VCO（Voltage-ControlledOscillator）等部分组成的。相位检测器通过比较VCO信号与参考信号的相位差来调整VCO的频率，使其逐渐趋向于同步。其输出信号经过低通滤波器后作为调节信号，控制VCO输出频率与参考信号同步。
相较于基础的PLL，小数分频锁相频率合成器采用了分数分频技术。其中，分数分频器用于将VCO输出的频率进行分频，得到一个与参考频率相关的分数。在小数分频锁相频率合成器中，由于使用了分数分频器，VCO输出的频率不再是整数倍的参考频率，而是其中一个分数频率。可以通过相应的算法和电路来调整所使用的分数，从而得到与参考频率精确匹配的合成频率。
二、小数分频锁相频率合成器的性能指标
1、合成频率精度
小数分频锁相频率合成器的合成频率精度是指其输出频率与所需频率之间的偏差。由于采用了分数分频技术，因此精度要高于基础的PLL。在数字通信系统中，合成频率精度一般要求在几千分之一以下。
2、频率合成范围
小数分频锁相频率合成器的频率合成范围是指其能够合成的频率范围。基础的PLL可以在特定的频率范围内稳定工作，但在超出该范围后，会失去锁定。在小数分频锁相频率合成器中，分数分频器可以使其具有更宽的频率合成范围，从而使其在更多场景下可以实现锁定。
3、抖动
小数分频锁相频率合成器的抖动是指其输出时钟的误差波动。也就是说，每个时钟周期输出的时钟信号的相位误差。小数分频锁相频率合成器的抖动需要小于数字系统时钟要求的抖动。在大部分数字通信系统中，要求输出时钟的抖动小于100皮秒。
三、小数分频锁相频率合成器的优缺点
1、优点
（1）合成频率精度高，可以达到几千分之一。
（2）频率合成范围广，可以支持更多的应用场景。
（3）抖动小，可以满足数字系统时钟的抖动要求。
（4）成本低，适用于大规模生产。
2、缺点
（1）分数分频器的实现较为复杂，一些频率合成的实现需要高性能数字信号的处理技术，增加了设计难度。
（2）工作温度范围较小，对工作环境要求较高。
（3）容易受到噪声和抖动的影响，设计要求更高。
四、结论
小数分频锁相频率合成器在数字通信系统中应用广泛。与基础的PLL相比，它具有更高的合成频率精度、更广的频率合成范围和更小的抖动等优点。虽然在设计上具有一定的难度，但其在数字通信系统中的实际效果已得到了验证。