分频式频率合成器制作与测试.doc

实验目的：
通过频率合成器的制作进一步巩固所学过的有关频率合成技术的内容，详尽掌握锁相环及有关芯片的工作原理，使所学过的知识得到进一步的充实与提高。
实验仪器：
CD4069六反相器一个、
CD4046集成锁相环一个、
CD401038位可预置分频器一个、
管座：14P二个、16P二个、
8位微型选择开关一个、印刷版一个、接线柱六个、
电阻：2M一个、30k一个、1.5k一个、1M一个、5.6k一个、10k八个、
电容：51p、68p、100p、10u、1u、
晶振：1MH一个。
实验用仪器：数字频率计、双踪示波器一台、稳压电源一台。
简要原理：
锁相环原理：
锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
如图所示为集成锁相环框图，图中锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。f0为压控振荡器的输出，将该频率进行1/N分频，当环路锁定时应满足见式

锁相环频率合成器是目前应用最广泛的频率合成器基本锁相环频率合成器如图所示。
参考频率通常用高稳定度的晶体振荡器产生，经过固定分频比的参考分频之后获得。
当锁相环锁定后，VCO输出频率经N分频得见式

所以输出频率是参考频率的整数倍,见式：

转换时间取决于锁相环的非线性性能，精确的表达式目前还难以导出，工程上常用的经验见式：

转换时间大约等于25个参考频率的周期。

锁相环的工作过程：
1.压控振荡器的输出经过采集并分频；
2.和基准信号同时输入鉴相器；
3.鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压；
4.控制VCO，使它的频率改变；
5.这样经过一个很短的时间，VCO的输出就会稳定于某一期望值。

应用：锁相环可用来实现输出和输入两个信号之间的相位同步。

芯片的用途，引脚功能，内部结构及主要工作原理
CD4069
CC4069由六个COS/MOS反相器电路组成。此器件主要用作通用反相器、即用于不需要中功率TTL驱动和逻辑电平转换的电路中。
CD4069HYPERLINK"http://www.838dz.com"\t"_blank"引脚功能图

CD4046
CD4046引脚图

CD4046引脚功能描述:
符号引脚名称功能Ph031输出端（相位脉冲输出）相位比较器2输出的相位差信号，为上升沿控制逻辑。环路人锁时为高电平，环路失锁时为低电平Ph1114相位比较器输入端（基准信号输入），相位比较器输入信号，输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。PH123相位比较器输入端（比较信号输入）通常PD来自VCO的参考信号。PH012PDⅠ输出端相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性为。PH0213PDⅡ输出端相位比较器Ⅱ的输出端，它采用，上升沿控制逻辑。VC019压控振荡器的控制端。VC004压控振荡器输出端INH5VCO禁止端，1有效控制信号输入，高电平时禁止，低电平时允许压控振荡器工作。R111VCO外接电阻R1R212VCO外接电阻R2C16.7并接振荡电容C1，以控制VCO的振荡频率。DEM010解调信号输出端15内部独立的齐纳稳压二极管负极。

图3是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。

CD4046工作原理如下：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。
锁相环CD4046的应用：
用CD4046的VCO组成的方波发生器
CD4046锁相环用于调频信号的解调电路
用CD4046与BCD加法计数器CD4518构成的100倍频电路。

CD401038位可预置同步二进制减法计数器

实验电路图