低功耗物理设计的综述报告.docx

低功耗物理设计的综述报告
低功耗物理设计，是指在保持设计功能和性能的前提下，尽可能地减小设计电路或系统的功耗。随着移动互联网、物联网的快速发展，人们对于设备能够长时间待机、使用时间能够更长、充电频率更少等要求越来越高，因此，低功耗物理设计的技术也越来越重要。
低功耗物理设计的综述，围绕物理设计中几个关键方面展开：1.物理建模和仿真技术；2.电源管理技术；3.时钟管理技术；4.功耗优化和设计技术。
1.物理建模和仿真技术
低功耗物理设计的物理建模和仿真技术，是能够提高设计精度、缩短设计周期、减少设计成本的关键技术。在物理建模方面，目前主要采用Verilog-A和System-Verilog这两种语言。Verilog-A语言主要针对模拟电路设计，而System-Verilog语言则更加关注数字电路的设计。这两种语言的结合，有助于囊括所有物理模型，更好地表现物理特性。
在仿真方面，目前主要分为基于SPICE或FastSPICE的仿真和基于Verilog-A的仿真。SPICE仿真因为速度较慢，需要较长的仿真时间，会增加设计周期和成本，因此不太适用于大规模系统的设计；而FastSPICE仿真具有快速精度高的特性，能够实现大规模系统的仿真。Verilog-A语言的优势在于它可以在数字电路仿真的同时直接实现模拟电路，方便物理特性的表现。另外，近年来，基于深度学习的半监督学习方法也在仿真技术中得到了应用，能够更快速地找出设计中存在问题的电路模块。
2.电源管理技术
电源管理技术是低功耗物理设计中必不可少的一部分。目前，电池技术的发展很难满足高性能设备的需求，因此需要采取多种电源管理技术来延长电池寿命，同时保持设备的高性能。采用的电源管理技术包括分时供电技术、自适应供电技术等多种措施。例如，当CPU不工作时，可以通过让内部的片上存储器开始自行工作来做到低功耗。
3.时钟管理技术
时钟管理技术是低功耗物理设计中一个非常重要的方面。时钟管理技术是指能够尽量减少电路中的时钟数量和时钟频率，从而使电路的功耗降低。对于大量SRAM以及FPGA开发，使用有机晶体管和低摩擦时钟(如10pA~500pA的RTC控制器)都是降低功耗的关键措施之一。
4.功耗优化和设计技术
功耗优化和设计技术主要包括物理上的功耗优化和设计规范上的功耗优化。在物理上，一般可以通过减少电路中多余的电流/电压/栅极/线间距离等元素来降低功耗。在设计规范上优化功耗的重点在于需要对不同电路模块的功耗有深入的了解，然后根据电路模块的特性来综合考虑功耗的优化问题。
总之，低功耗物理设计是当前设计领域中的热点和难点，实现物理特性表现、设计优化和规范制定的协同优化也是低功耗物理设计的未来方向。