一种低功耗SARADC的设计综述报告.docx

一种低功耗SARADC的设计综述报告
低功耗的SuccessiveApproximationRegisterAnalog-to-DigitalConverter（SARADC）是在诸如嵌入式系统，手持设备和物联网应用等领域中极其重要的电路。由于这些应用对功耗的需求非常高，因此这就要求ADC的设计要尽可能的优化，减少功耗。其中，低功耗SARADC设计必须以尽可能少的功耗实现高精度的ADC转换。本文将综述低功耗SARADC的设计方式。
低功耗SARADC的原理
SARADC采用分段逼近的方式，来将模拟输入信号转换成数字信号，可以将SARADC过程分为几个阶段。首先，输入信号被采样和保持。然后，ADC再将采样信号与一个参考电压进行比较，以确定其数字表示。这个比较过程被控制在SAR逻辑中，由SuccessiveApproximationRegister（SAR）完成。
SARADC中最重要的部件是SAR逻辑。SAR逻辑是一个自动化的递推过程，其中输入信号逐位被逼近，直到最后的数字表示被确定。在每次逼近之前，SAR逻辑计算出输入信号每一位的最优比较电压，利用比较器进行比较，更新当前比特位，然后SAR逻辑将进入下一位的逼近过程，直到所有的比特位都被处理完毕。这样，整个SAR逻辑循环一次，就可以得到一个新的数字输出。
低功耗SARADC设计中的关键问题
低功耗SARADC设计的一个主要问题是如何通过减少功耗来减少各个模块的各种损耗。SARADC的主要功率消耗包括模拟前端的采样，数字的比较和逼近，以及DAC的反馈电路运行等。下面我们重点分析几种常见的解决方案。
1.低功耗运算放大器
在SARADC的典型架构中，运算放大器是一个非常耗电的组件。一个低功耗的运算放大器的设计思路通常是为了减少输入级的功耗以及输出级的功耗。为了减少输入级的功耗，可以使用MOStrans-conductance中的负电容反馈技术，同时还可以通过增加输入级的反馈电容来改进输入阶段的性能。此外，针对常见的功耗高的输出级，采用步进精简技术是一种非常有效的方法。此技术通过增加负载接口，让输出产生一个确定数量的电压结果作为输出，实现了大幅度降低功耗的效果。
2.低功耗低漂移电压参考源
在SARADC中，参考电压源也是非常耗电的。为了解决这个问题，我们可以采用一种低漂移的电压参考源。举例来说，一个常见的技术就是采用基于CMOS温度补偿的参考电压源。通过将产生器与一个完全相同的电路连接在一起，它可以消除精度电场偏移，并利用取消电动势的方法减少温度漂移。
3.采样保持电路设计
各种类型的采样保持电路样本保持并输出ADC的输入电压。在低功耗SARADC的设计中，这个电路也经常处于耗电状态。因此，设计者通常会选择非常有效的采样保持电路来减少功耗的消耗。例如，在样本保持电路中，通过采用CMOS结构的电容结构和晶体管开关，可以有效地实现输入分析和样本保持。这样，就可以大幅度减少整个电路中的功耗。
4.可调电阻节能技术
为了进一步减少SARADC的总功耗，低功耗的ADC设计中，可调电阻节能技术是一种很常见的技术。可变电阻器可以有效地减少电路系统的不同电阻态，以适应不同的输入电压范围。通过适当调整这些电阻器的参数，可以最大限度地降低功耗。
总结
综上所述，SARADC是一种重要的模拟数字转换器，低功耗的设计将为在功耗限制条件下的电路实现带来许多挑战。在设计低功耗SARADC时，需要考虑多种技术，如低功耗运放设计，低漂移电压参考源，健壮的采样保持电路结构以及可调电阻节能技术等。有效的低功耗SARADC设计可以在满足精度和速度需求的同时，轻松地实现超低功耗同时也提高系统设计的整体性能。