基于并行分层译码算法的LDPC译码器设计开题报告.docx

基于并行分层译码算法的LDPC译码器设计开题报告
一、选题背景
LDPC（Low-DensityParity-Check）码是典型的一种分块码，是在编码和译码方面占据了显著位置的一种码。在最近几年来，由于LDPC码在无线通信、有线通信、存储系统等领域有着广泛的应用，自然而然地引起了越来越多的学者和工程师马上对该码进行了深入的研究。
随着加工技术的不断发展，处理器的规模逐渐扩大，技术水平不断提升，导致在实际的实现当中，我们可以选择更加高效的算法来进行译码。传统的串行译码算法在时间上存在很大的限制，无法在可接受的时间内完成大规模的数据传输任务。因此，如何高效地实现LDPC译码器成为当前的一个热点问题之一。
二、研究目的及意义
本文拟基于并行分层译码算法设计LDPC码的译码器，通过比较传统串行译码算法和并行分层译码算法之间的性能差距，可以更好地评估现有LDPC码的实现方式的性能，并提出优化建议。
三、研究内容及方法
（一）研究内容
1、基于区域译码来实现LDPC码的译码器设计原理。
2、实现LDPC译码器的优化，提高译码的速率。
3、设计并实现并行分层译码算法的LDPC码译码器。
4、对并行分层译码算法与串行译码算法的性能进行比较、分析和评估。
（二）研究方法
1、对相关文献进行综述、调研和分析研究。
2、设计译码算法的模型，并训练和验证模型参数。
3、对译码器进行软件仿真实现。
4、对并行分层译码算法与串行译码算法的实验数据进行对比、分析与评估。
四、预期目标及成果
（一）预期目标
1、详细研究和设计基于并行分层译码算法的LDPC码译码器原理。
2、通过调整译码器的参数优化的提高其译码速度。
3、设计并实现并行分层译码算法所需的存储器，对存储器的使用进行优化，提高系统的性能。
4、对比并分析并行分层译码算法与串行译码算法的性能，提出优化建议。
（二）预期成果
1、完成设计与实现了基于并行分层译码算法的LDPC码译码器的软件仿真。
2、对译码速度与误码率等性能指标进行评估和分析。
3、对比分析并行分层译码算法与串行译码算法的性能差距，提出优化建议。
五、工作进度计划
1、完成研究课题的文献调研与综述（1个月）。
2、基于区域译码原理的LDPC码译码器设计和实现（2个月）。
3、实现LDPC译码器的优化与并行分层译码算法存储器的设计（2个月）。
4、性能评估、对比分析（1个月）。
5、研究成果的总结与报告编写（1个月）。
六、参考文献
[1]杨省龙,周敏,谢昊等.一种基于神经网络的LDPC译码算法研究和实现.通信学报,2018,39(8):1-8.
[2]徐晓婷,金昭元.黑电视环境下的误块率性能分析及优化方案.现代电视,2018,32(20):51-54.
[3]金文,孙良浩,雷皓,等.基于OSAA算法的低密度奇偶校验码译码器研究[J].广东电力,2019,32(7):108-111.
[4]AlizadehM,FazeliR,DaneshmandM.Ahigh-speedhybridmicroprocessorLDPCdecoder[J].MicroelectronicsJournal,2019,87(5):577-597.
[5]Ahmadi-reza-soltani,SetoainJ,AlvarezM.LowpowerVLSIimplementationofamodificationofIEEE802.11nLDPCdecoder[J].MicroelectronicsJournal,2020,102(9):1-7.