预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共54页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

第4章本章重点4.1存储器概述4.1.1半导体存储器的分类根据存储器芯片内部基本单元电路的结构不同,RAM又分为: (1)静态随机读写存储器SRAM(1)掩膜式ROM 采用掩膜工艺(即光刻图形技术)一次性直接写入的。4.1.2半导体存储器主要性能指标4.1.3半导体存储器的基本结构4.1.3半导体存储器的基本结构4.1.3半导体存储器的基本结构4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM(2)部分地址译码4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM二、典型DRAM芯片4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM4.2随机读写存储器RAM4.3只读存储器ROM4.3只读存储器ROM4.3只读存储器ROM4.3只读存储器ROM4.3只读存储器ROM4.3只读存储器ROM4.3只读存储器ROMAT29C010A工作方式4.4存储器系统设计二、存储器系统设计应注意的问题三、存储器的扩展字扩展字位同时扩展4.4存储器系统设计4.4存储器系统设计M/IOA19A18A17A16A15A14A13A12A1A0 1000000000 1000000111 1000001000 1000001111 1000010000 1000010111 1000011000 1000011111 1000100000 1000100111 1000101000 1000101111A17,A18或操作后接G2A。6264芯片的CS1如上述地址分配表所示连接; CS2接入+5V电源; OE与CPU的RD相连; WE与CPU的WR相连。CE D7 OED0 A0~A12M/IOA19A18A17A16A15A14A13A12A1A0 1000000000 1000000111 1000001000 1000001111 1000010000 1000010111 1000011000 1000011111 1000100000 1000100111 1000101000 10001011114.4存储器系统设计 A0Y0CEBHEY0CE 000000 101101 111111 0110116264芯片的CS1如上述连接; CS2接入+5V电源; OE与CPU的RD相连; WE与CPU的WR相连。CE D7 OED0 A0~A12作业