微机原理9微机接口存储器.ppt

第7章半导体存储器及其接口半导体存储器概述存储器的分类
1、按存储介质分类
半导体存储器、磁表面存储器、光表面存储器
2、按存储器的读写功能分类
随机存取存储器RAM：可读可写、断电丢失
只读存储器ROM：正常只读、断电不丢失
3、按用途分类
内存储器、外存储器
4、按在微机系统中的作用分类
主存储器、辅助存储器、高速缓冲存储器
5、按制造工艺
双极型：速度快、集成度低、功耗大
MOS型：速度慢、集成度高、功耗低
半导体存储器的分类只读存储器ROM随机读写存储器RAM分类存储器的基本性能指标随机读写存储器：
静态RAM（SRAM）基本存储电路动态RAM（DRAM）
动态RAM的刷新为保持电容中的电荷不丢失，必须对动态RAM不断进行读出和再写入

动态RAM举例只读存储器——ROM掩膜只读存储器可编程只读存储器—PROM光可擦除可编程只读存储器—EPROM电可擦除可编程只读存储器—E2PROM
一种可以用电擦除和编程的只读存储器
闪存——FlashMemory存储器与微处理器的连接存储器读周期TA读取时间
从读取命令发出到数据稳定出现的时间
给出地址到数据出现在外部总线上
TRC读取周期
两次读取存储器所允许的最小时间间隔
有效地址维持的时间
存储器写周期TW写入时间
从写入命令发出到数据进入存储单元的时间
写信号有效时间
TWC写入周期
两次写入存储器所允许的最小时间间隔
有效地址维持的时间8086存储器结构补充：半导体存储器芯片的结构①存储体
存储器芯片的主要部分，用来存储信息
②地址译码电路
根据输入的地址编码来选中芯片内某个特定的存储单元
③片选和读写控制逻辑
选中存储芯片，控制读写操作①存储体②地址译码电路单译码结构
双译码结构
双译码可简化芯片设计
主要采用的译码结构③片选和读写控制逻辑典型芯片举例：随机存取存储器静态RAMSRAM芯片2114Intel2114静态存储器芯片的内部结构框图•存储矩阵：Intel2114内部共有4096个存储电路，排成64×64的短阵形式；
•地址译码器：输入为10根线，采用两级译码方式，其中6根用于行译码，4根用于列译码；
•I/O控制电路：分为输入数据控制电路和列I／O电路，用于对信息的输入／输出进行缓冲和控制；
•片选及读／写控制电路：用于实现对芯片的选择及读／写控制。
各引脚的功能如下：

•A0-A9：10根地址信号输入引脚。
•WE*：读／写控制信号输入引脚，当为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。
•I/O1~I/O4：4根数据输入／输出信号引脚.
•CS*：低电平有效，通常接地址译码器的输出端。
•+5V：电源。
•GND：地。
SRAM2114的读周期TA读取时间
从读取命令发出到数据稳定出现的时间
给出地址到数据出现在外部总线上
TRC读取周期
两次读取存储器所允许的最小时间间隔
有效地址维持的时间SRAM2114的写周期TW写入时间
从写入命令发出到数据进入存储单元的时间
写信号有效时间
TWC写入周期
两次写入存储器所允许的最小时间间隔
有效地址维持的时间6116(2K8=16KBIT)动态RAM动态RAM举例DRAM芯片4116（与书2118同）DRAM4116的读周期DRAM4116的写周期DRAM4116的刷新DRAM芯片2164（同书4164）只读存储器9.3只读存储器EPROMEPROM芯片2732EPROM芯片2716EPROM芯片2764EPROM芯片27256EEPROMEEPROM芯片2817AEEPROM芯片2864A半导体存储器与CPU的连接存储芯片与CPU的连接 确定扩展方式位扩展
（1）用2114组成1K×8位RAM多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数
其它连接都一样
这些芯片应被看作是一个整体
常被称为“芯片组”（2）字扩展法：8K*8芯片和2K*8芯片组成34K*8存储器（3）字位同时扩展：用2114组成2K×8位RAM微处理器与存储器的连接
（1）CPU总线的带负载能力
（2）存储器与CPU之间的速度匹配
（3）数据线、地址分配和译码
1.存储芯片数据线的处理2.存储芯片地址线的连接片内译码3.存储芯片片选端的译码地址扩充（字扩充）片选端常有效令芯片（组）的片选端常有效
不与系统的高位地址线发生联系
芯片（组）总处在被选中的状态
虽简单易行、但无法再进行地址扩充，会出现“地址重复”地址重复译码和译码器线选译码线选译码示例部分译码部分译码示例全译码全译码示例1C000H

1DFFFH片选端译码小结例1：2KRAM的连接

如果用Intel21141K×4位的存储器芯片构成一个2K×8RAM系统，其连接如图所示。
每