Pspice中的收敛.doc

Pspice中的任选项设置(OPTIONS)
1.作用
为了克服电路模拟中可能出现的不收敛问题，同时兼顾电路分析的精度和耗用的计算机时间，并能控制模拟结果输出的内容和格式，Pspice软件提供了众多的任选项供用户选择设置。根据设置内容的不同，可将这些任选项分为两类。一类属于选中型任选项，用户只需选中该任选项，即可使其在模拟分析中起作用，无需赋给具体数值。另一类为赋值型任选项，对这类任选项，系统均提供有内定值。
2.任选项的设置方法
点击或PSpice>EditSimulationprofile，调出SimulationSetting对话框，选中Options，窗口弹出如下对话框：

AnalogSimulation任选项
基本任选参数
RELTOL：设置计算电压和电流时的相对精度。
VNTOL：设置计算电压时的精度。
ABSTOL：设置计算电流时的精度。
CHGTOL：设置计算电荷时的精度。
GMIN：电路模拟分析中加于每个支路的最小电导。
ITLI：在DC分析和偏置点计算时以随机方式进行迭代次数上限。
ITL2：在DC分析和偏置点计算时根据以往情况选择初值进行的迭代次数上限。
ITL4：瞬态分析中任一点的迭代次数上限，注意，在SPICE程序中有ITL3任选项，Pspice软件中则未采用ITL3。
TNOM：确定电路模拟分析时采用的温度默认值。
useGMINsteppingtoimproveconvergence：在出现不收敛的情况时，按一定方式改变GMIN参数值，以解决不收敛的问题。
收敛性问题快速解决办法
目前最最快速的办法，就是用16.0以上的版本，有自动收敛功能，能解决至少95%以上的收敛性问题。但对于原理，还是要需要了解下面一些知识。
在做开关电源仿真时，经常会遇到收敛性的问题。我也在其中遇到各种各样的收敛性问题，根据我的经验和前辈的传授，下面我对这个问题进行一个说明。
如果在仿真时遇到收敛性问题，快速解决办法如下：设置.OPTION设置里的一些选项。
_ABSTOL=0.01μ(Default=1p)
_VNTOL=10μ(Default=1μ)
_GMIN=0.1n(Default=1p)
_RELTOL=0.05(Default=0.001)
_ITL4=500(Default=10)

这些设置可以解决大多收敛性问题，当然如果电路中的错误，它是解决不了的。如果模型不够精确，上面的设置需要实时调整才能得到想要的结果。
开关仿真中速度与精度的权衡
开关仿真就是仿真时有很多重复的周期性的上升下降信号的仿真，比如开关电源的仿真。在这种仿真中，需要丢弃一些仿真时间点，不然仿真将会非常慢。而尽管如此，开关电源的仿真还是非常慢。这种仿真中，pspice的时间步长会在一个很大的步长范围内波动。这个波动范围主要由一些设置限定，比如RELTOL,ABSTOL,VNTOL等。因为它是线性迭代算法，为了在信号的上升沿和下降沿得到限定精度范围内的值，在沿处理时，它需要提高步长细度，否则难以得到限定的仿真精度。因为一般可信的仿真精度是不可能有太大的误差的。为解决这种问题，通常可以通过设置TRTOL=25(DEFAULT7),和TMAX，将时间步长限定在开关周期的1/10到1/100之间。这样做基本可以提高一倍的仿真速度。当然精度应该在可接受范围内。
收敛性问题
在进行DC和瞬态仿真时，SPICE会先给每一个节点假定一个初始值，然后通过误差范围内的数次迭代，最终得到一个误差范围内的结果，这个迭代次数也是有限定的，通过ITL来限定。
如果在限定的迭代次数内没能得到误差范围内的结果，那么仿真器会产生收敛性的问题。在DC分析时会出现如“NoconvergenceinDCanalysis,”“Singularmatrix,”“GMINsteppingfailed,”“Sourcesteppingfailed.”等提示，同时，仿真也停止了。在瞬态仿真中，仿真器会实时调节时间步长以求能迭代出误差范围内的结果，但如果在设定的时间步长范围内没能得到结果，仿真器会产生“Timesteptoosmall”的提示。
收敛性问题会以各种形式出现，但主要有以下三种根本原因：
一、电路结构不当
二、器件模型不当
三、仿真器设置不当
DC分析时，也有可能不正确的初始值设置、模型的不连续性（如果其中有理想开关）、不稳定的工作点、或虚的电路阻抗。
瞬态仿真问题则主要是因为模型的不连续性、不当的电路结构、电源、或是寄生参数等。如果电路的阻抗太高或是太低都可能产生收敛性问题。
通常，可以通过根据问题的提示逐步调地节仿真器的设置。这样做的不足之处是它可能掩盖了电路不稳定的真相。当然如果电路的模型建得足够好，是不会有收敛性问题发生的。
常用方