数字电路集成触发器-豆柴文库

数字电路集成触发器.ppt

2024-08-21

10金币

1MB

17页

ys****39

实名认证

内容提供者

1/10

2/10

3/10

4/10

5/10

6/10

7/10

8/10

9/10

10/10

亲，该文档总共17页，到这已经超出免费预览范围，如果喜欢就直接下载吧～

下载提示文本预览

如果您无法下载资料，请参考说明：

1、部分资料下载需要金币，请确保您的账户上有足够的金币

2、已购买过的文档，再次下载不重复扣费

3、资料包下载后请先用软件解压，在使用对应软件打开

相关资料

数字电路集成触发器.ppt

实验四触发器实验五触发器实验五触发器实验五触发器实验五触发器实验五触发器实验五触发器实验五触发器实验五触发器实验五触发器实验五触发器数据记录实验五触发器用模8计数器和三--八线译码器（74LS138）构成一个流水灯电路。5.实验预习实验五触发器

2024-08-21

1MB

数字电路与逻辑设计集成门电路与触发器.pptx

会计学3.1数字集成电路的分类双极型集成电路分为：晶体管-晶体管逻辑电路TTL(TransistorTransistorLogic)发射极耦合逻辑电路(EmitterCoupledLogic)集成注入逻辑电路I2L(IntegratedInjectionLogic)┊TTL电路的“性能价格比”较佳，应用最广泛。二．根据集成电路规模的大小进行分类三．根据设计方法和功能定义分类3.2半导体器件的开关特性晶体二极管的开关特性2．反向特性二极管在反向电压VR作用下，处于截止状态，反向电阻很大，反向电流IR很小（将

2024-09-25

1.1MB

数字电路逻辑设计第五章集成触发器.ppt

数字电路逻辑设计第五章集成触发器第一节基本触发器（2）RD=1SD=0输出状态为1，SD低有效Q=1称为置一，SetQ=0（3）RD=SD=1Q和Q互锁，保持不变。这是触发器的特点：当输入处于某一状态时，输出保持。（4）RD=SD=0不受欢迎的状态，因为：Q=Q=1不符合逻辑。当RD和SD同时由0变1时，次态不定。A门延迟小时输出为Q=1，Q=0B门延迟小时输出为Q=0，Q=1二、基本触发器功能的描述RDSDQnQn+1注解RDSDQn+10100清00100110清01011001置111Qn1011置

2024-08-09

1.6MB

数字电路与逻辑设计集成门电路与触发器学习教案.pptx

会计学3.1数字(shùzì)集成电路的分类双极型集成电路(diànlù)分为：晶体管-晶体管逻辑电路(diànlù)TTL(TransistorTransistorLogic)发射极耦合逻辑电路(diànlù)(EmitterCoupledLogic)集成注入逻辑电路(diànlù)I2L(IntegratedInjectionLogic)┊TTL电路(diànlù)的“性能价格比”较佳，应用最广泛。二．根据集成电路(jíchéng-diànlù)规模的大小进行分类三．根据(gēnjù)设计方法和功能定

2024-10-14

2.7MB

数字电路触发器.pptx

第4章触发器4.1基本触发器1.基本构造两互补输出端触发器输出与输入旳逻辑关系设原态为“0”态0设原态为“1”态1设原态为“1”态0基本R－S触发器状态表3.基本RS触发器应用电路：０(2)声报警控制电路：不变例：画出可控R－S触发器旳输出波形存在问题：时序波形图：3、T触发器：4.1.3-4、T’触发器：、存在问题4.2TTL集成触发器2.工作原理0011111结论：3.一次变化3.一次变化表4-7主从JK触发器功能表2.动态特征（二）负边沿触发型JK触发器JK触发器旳工作原理：4.2.3集成D触发器基

2024-10-30

1.7MB