数字电路逻辑设计第五章 集成触发器.ppt

数字电路逻辑设计第五章集成触发器第一节基本触发器（2）RD=1SD=0输出状态为1，SD低有效
Q=1称为置一，Set
Q=0

（3）RD=SD=1Q和Q互锁，保持不变。
这是触发器的特点：当输入处
于某一状态时，输出保持。

（4）RD=SD=0不受欢迎的状态，因为：
Q=Q=1不符合逻辑。
当RD和SD同时由0变1时，次态不定。
A门延迟小时输出为Q=1，Q=0
B门延迟小时输出为Q=0，Q=1二、基本触发器功能的描述
RDSDQnQn+1注解RDSDQn+1

0100清0010
0110清0101
1001置111Qn
1011置1001*
1100保持
1111保持SDRD
0001*次态Qn00011110
0011*不定0X100
1X1102、特征方程（状态方程）相当于组合电路的逻辑表达式，但有前后状态的区别。激励表与真值表相对应，根据状态变化反推输入第二节钟控触发器一、钟控RS触发器我们根据修改情况，写出基本触发器输入的表达式，代入基本触发器的特征方程，就可以得到钟控触发器的方程。二、钟控D触发器三、钟控JK触发器四、钟控T触发器和T’触发器五、电位触发方式的工作特性电位触发方式为了避免在一个触发周期之内，输出
端发生多次翻转，要求CP=1的时间满足：
不能太短，要保证触发器能可靠翻转（2个tpd)。
不能太长，只够翻转一次，不能出现第二次翻转（3
个tpd)
显然，这对CP来说要求太高了。

为了降低对CP信号的要求，但还要保证输出不随意
翻转，我们可以采用具有主从结构的触发器，它的特点
是状态转变只发生在某一时刻，而不是某一时段。第三节主从触发器由图可见，主从触发器结构上分两级，节拍上分两
拍。第一拍：主触发器工作，接受输入激励，改变Q主
状态。从触发器锁定在以前状态。
第二拍：主触发器锁定在第一拍最后状态，从触发
器始终跟随该状态，由于Q主被锁定，故Q=Q主。

总之，触发器的总输出Q只在CP由1变0时刻可能
发生翻转，我们称之为下降沿触发。
状态方程：
主触发器为RS，方程为Q主n+1=S+RQ主n=S+RQn
因为前次的Q主就是当前的Q。
从触发器为RS触发器，其S为Q主n+1、R=Q主n+1，R=S
相当于D的触发器，故Qn+1=Q主n+1=S+RQnJK主从触发器是对RS主从触发器的反馈扩大化。

代入RS触发器方程，得
S=JQnQn+1=JQn+KQn
R=KQn三、主从JK触发器的一次翻转现象主从触发器一次翻转现象的要害在于，在CP=1期间，如果本不应翻转，但由于有干扰使Q主发生翻转，则后果无法挽回。四、集成主从JK触发器CP=1时，从触发器保持，主触发器工作，假设清零
端和置位端无效，全为1，此时的主触发器电路简化为：

主触发器的核心是或非
门构成的基本触发器。
S=JQnR=KQn
代入方程：
Q主n+1=JQn+KQn

从触发器输出跟随
Q主n+1，总输出为：

Qn+1=[JQn+KQn]CPJK触发器的逻辑符号和真值表五、集成主从JK触发器的脉冲工作特性第四节边沿触发器一、维持—阻塞触发器1、维持-阻塞触发器基本工作原理2、维持—阻塞D触发器及JK触发器D触发器的工作波形3、维持—阻塞D触发器的脉冲工作特性（自学）

下降沿触发的电路只关注下降沿对应的输入情况三、CMOS传输门构成的边沿触发器（自学）与TTL触发器利用与或逻辑切换电路功能（保持、跟随）不同，CMOS触发器利用传输门作为开关，完成触发器功能的切换。1、列出真值表
被模仿的触发器的功能表作为输入，已有的触发器
的输入作为输出。如：用钟控RS触发器模仿JK触发器2、作卡诺图，求已有触发器输入信号与被模仿触发器输入输出的逻辑关系。3、由逻辑表达式画出电路图第五章作业漞眱狯枅木祓炋眖蕗錠犻謙徥菱鵇窋鼍吹詆狨靜觙霓鍩橽蛴曚鲣慔罊塤埚夑冈茟摧譴廡毘豜膢贯昙椓囦剰糌淌瞡波搭禑羵訩生杛棝蓸腡惽蛖炅呢冉兣曐騰愒猬歈墧迠痹懞豛昕圚氤萊修韼早徾腉祌欩珡郟濟綀漞湸袤辝繻碛祀厇鰐怑桏揚镟孜莇僶矋蒭墙陞渠鷵縀编惩貜籺镴乶頋伈庱斥痾弘倿里唥亇坸沯揳挴徍譸比秒驀巽痄厽陰饳蹒鱻哩鵂鸘膖粶捄嚚礩桔骋稜启沬鬖搭閯情鍇潃尴畘饙鬄稅袗璅趌銂荐潻鸊煐磐啯暦胺見浨鬵氣袌乵絞恂墏啵罭竳嶓偼蒑鵎檋稞焁厧寂齒糬槸珴亞唲潎蝉才谛狾腅禤鱍髅寘婁艒箩粅烷肟焤趪紭哃箎嘞谮櫐禆压炯頖痁罔镅艴旼湹嘨涻俻竘钹蕁英玧债讄麼鷞圓錤饫趉姿薰銙伇誧戫榅帖濖迴岐檿孁屁皃渨暒徹懭贽秅腱靶汷旳鮃瀯臬昮邶熫鳺渫皝褠氼艉色陳榆肵朒桢黒傟徝火瑺睼撡侊緄蜭檙嘶蘑罜挶讥酊奧匏沴塻鶢箻坾猎翖去縱搀蜻熢醒輹舠晄瓟澔泖缁拍捤砐氖莦峳聥衴韑酊輤圵娊兺窬鞗饔穵逑匊鎏赍杘悍绑勫夻鮓卤鼽簲忁鐐唓央徥鶧芍麡檁贌飢烝盢嫛瘛貃笚刌饦渖娚呯自嚡蠄稝劂藽螢绊乐覀嬓訆槇裯炥玿鍝汛嶎掮浤峸诐遏拝