微机原理与接口技术 ch5存储器.ppt

微型计算机原理与应用第五章半导体存储器第五章半导体存储器主要内容学习目标知识点重点难点5.1概述5.1.1存储系统的基本概念DS5.1.2存储器的分类按存放信息原理不同5.1.2存储器的分类5.1.2存储器的分类5.1.3存储器的主要性能指标5.1.4存储器的组成结构静态随机存取存储器SRAM
动态随机存取存储器DRAM5.2.1静态随机存取存储器SRAM5.2.1静态随机存取存储器SRAM5.2.1静态随机存取存储器SRAM5.2.2动态随机存取存储器DRAM5.2.2动态随机存取存储器DRAM5.2.2动态随机存取存储器DRAM5.2.2动态随机存取存储器SRAM习题与思考：掩模式ROM—MROM（MaskROM）
可编程ROM－PROM（ProgrammableROM）
可擦除可编程ROM—EPROM（ErasableProgrammableROM）
电可擦除可编程ROM—EEPROM
（ElectricallyErasableProgrammableROM）
快擦型存储器(F1ashMemory)5.3.1ROM存储信息的原理和组成5.3.2掩模式ROM——MROM5.3.3可编程ROM——PROM5.3.4可擦除可编程ROM——EPROM5.3.4可擦除可编程ROM——EPROM5.3.4可擦除可编程ROM——EPROM5.3.4可擦除可编程ROM——EPROM5.3.5电子可擦除可编程ROM—E2PROM5.3.6快擦型存储器(F1ashMemory)习题与思考：5.4存储器芯片与CPU的连接5.4.1存储芯片的扩展5.4.1存储芯片的扩展5.4.1存储芯片的扩展5.4.1存储芯片的扩展5.4.2存储芯片与CPU的连接（1）地址线共用（至系统地址总线低11位）；
（2）数据线共用（至系统数据总线）；
（3）写信号端并在一起接至系统的存储器写信号；
（4）片选端分别接至地址译码器的不同输出。介于内存与CPU之间的一种快速小容量存储器
使用少量高速SRAM作为高速缓冲存储器，使用大量高速DRAM作为内存。
高速缓冲存储器和内存在硬件逻辑控制下，作为一个存储器整体面向CPU。
高速缓冲存储器的存储速度为内存的几倍到几十倍，容量为几K到几十KB5.5.1高速缓冲存储器的结构高速缓冲存储器与内存不统一编址
设高速缓冲存储器的容量为256字，每字40位，称为数据地址对AD，数据字段两个字DATA1和DATA2，每字16位，地址字段8位，最高位为有效位。
设内存有128页，每页512个地址单元，共64K。
高速缓存的地址寄存器CAR的位1到位8用来选择高速缓冲存储器的256个双字，位0=0选DATA2，位0=1选DATA2。位9到位15与内存的页面地址对应，
读操作时，CPU发16位地址到CAR，确定高速缓存中的一个字，同时将地址字段的页面地址与CAR的高位进行比较，若相等称为命中，CDR开关打开，数据送CPU数据总线，若不相等称为失败，高速缓存内无CPU需要的数据，此时CPU将地址送内存的地址寄存器MAR，通过MDR送CPU的数据总线，同时将内存的该页面的数据调入高速缓存中（清除缓存中的旧内容）。
写操作与读操作基本相同，若比较失败，则直接写内存同时更新办向缓存，若命中有两种方式：1。向高速缓存写的同时，也写内存称为通写，2。只写缓存，不写内存，到需要更新内存页内容时，再送内存。5.5.3高速缓冲存储器的映象方式习题与思考：