IC 封装介绍.ppt

ICPackageintroductionICPackage隨著半導體製程技術能力不斷向上提升，半導體晶片的功能日益強大，以致半導體晶片訊號的傳輸量逐漸增加，晶片的腳數亦隨之增加，過去以導線架（Lead-Frame）的封裝形式已逐漸無法滿足市場的需求!
因而讓封測產業一路由
低階的DIP（DualIn-LinePackage）、SOP（SmallOut-LinePackage）、TSOP等
逐漸走向
以IC載板的閘球陣列（BGA）、覆晶（FlipChip；FBGA），乃至於CSP（晶圓尺寸封裝）等高階封裝形式
這是因為來自於終端應用市場的需求，使得封裝技術必須不斷翻新來滿足市場的需要。根據ICInsight的封裝技術演進史，可以說是每10年，就會出現一次主流封裝技術更換!
1970年代的主流技術為DIP，這種封裝技術是引腳插入技術為基礎，大多是應用於64腳以下的電子元件封裝。
到了1980年代，隨著終端應用市場的需求，主流封裝由雙邊引腳的DIP，進化到周邊引腳且以表面黏著技術為基礎的QFP（QuadFlatPackage）及LCC（Leaded/LeadlessChipCarrier），除此之外，還有CPU是以面陣列引腳型態的PGA以及因應消費性電子商品所產生的SOP小型化封裝技術。1990年代，在消費性電子訴求輕薄短小的趨勢下，強調比SOP更小更薄的SSOP/TSOP及TQFP/FQFP成為這一世代的封裝主流，不過在晶片、繪圖卡等高階產品閘樹、設計複雜度的影響下，在1990年代末期，具備更高腳數且效能佳的BGA（BallGridArray）竄升成為市場主流。
而2000年起，來自於手機以及高階電腦架構的需求以及降低成本考量，CSP、FBGA、晶圓級封裝（WaferLevelPackaging；WLP）等取代先前的技術成為市場主流。ICPackageICPackageICPackageTAB
FlipChip
WireBoundWaferPackage以晶圓代工為中心的思考模式，通常將晶圓製造分為前段及後段製程，所謂的前段半導體製程是以晶圓測試（WaferProbing）為分界點，台積電的晶圓代工作業，就是進行到WaferProbing後，再交由封裝廠進行後段製程。然而，晶圓級封裝將模糊這傳統的概念，因為晶圓級封裝是在晶片切割前，就進行封裝、測試的作業，晶圓級封裝整合前、後段製程，沒有打金線作業、沒有基板、沒有介電材料（underfill），部分前段製程技術的再延伸。與傳統晶片封裝方式不同之處，在於晶圓級封裝技術可先在整片晶圓上進行封裝和測試之後，再切割成個別的晶粒，無需經過打線與填膠程序，且封裝後的晶片尺寸等同晶粒原來的大小。因此，晶圓級封裝技術的封裝方式，不僅明顯縮小IC尺寸，符合行動資訊產品對高密度積體空間的需求，在電器特性規格上，也因晶片可以最短的電路路徑，透過錫球直接與電路板連結，因而大幅提昇資料傳輸速度，有效降低雜訊干擾機率。晶圓級封裝是以凸塊（Bumping）或錫球（BallMount）直接與PCB相連，由於不需要中介層（Interposer）、填充物（Underfill）與導線架，並省略黏晶、打線等製程，大幅減少材料及人工成本；相較於QFN（QuadFlatNo-lead）封裝技術，晶圓級封裝可節省20％以上的成本，充分地滿足兼顧成本考量與精巧型設計導向的晶片封裝需求，而且晶圓級封裝之所有製程幾乎都在晶圓上完成，也可以有效縮短封裝製程之時程。目前晶圓級封裝比較常看見PolymerCollarWLP、UltraCSP等技術，PolymerCollarWLP技術不同於UltraCSP容易會發生在錫球與晶片面的連接處，因為機械性震動或是操作時之溫度差異而導致連接點斷裂，導致接觸不良的現象。此技術即是為了強化錫球與晶片面接點的強度，以聚合物在錫球與晶片連結處的周圍，披上一層環狀的強化材質，可有效減少錫球與晶圓表面連接點的破裂機會。採用PolymerCollarWLP封裝技術的晶片，可強化錫球與晶片接合處的強度，其錫球焊接處的接合壽命可延長30～50％，進而改善晶片對於系統運作之可靠度（boardlevelreliability），另一方面，PolymerCollarWLP也可適用於封裝較大尺寸的晶粒，並可將以往晶圓級封裝晶片的I/O數從50提升至80，大幅擴展晶圓級封裝技術的應用範圍。WaferBumping至於UltraCSP延續了CSP封裝後晶片尺寸大小與裸晶尺寸完全相等的特點，使用標準半導體製程設備，以薄膜重分佈層（Thin-filmRedistributionLayer）和晶圓級的錫球黏著技術，在晶圓尚未切割前，便直接將錫球黏著於晶圓表面，因此不需經過打線接合（WireBond）和填膠（Underfill）等程