半导体器件及其小尺寸特征图形的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113745097A(43)申请公布日2021.12.03(21)申请号202010468606.3(22)申请日2020.05.28(71)申请人无锡华润上华科技有限公司地址214028江苏省无锡市国家高新技术产业开发区新洲路8号(72)发明人高箐遥张文文马春霞黄仁瑞(74)专利代理机构广州华进联合专利商标代理有限公司44224代理人姚姝娅(51)Int.Cl.H01L21/027(2006.01)G03F7/20(2006.01)权利要求书1页说明书7页附图6页(54)发明名称半导体器件及其小尺寸特征图形的制造方法(57)摘要本发明涉及一种半导体器件及其小尺寸特征图形的制造方法。该方法包括：获取形成有目标层薄膜的衬底；在目标层薄膜上形成掩膜层图案和绝缘层薄膜，掩膜层图案和绝缘层薄膜之间具有拐角；通过第一刻蚀去除所述拐角位置的绝缘层薄膜从而形成第一沟槽；通过第二刻蚀蚀刻第一沟槽下方的目标层薄膜形成第二沟槽，且第二沟槽之间的目标层薄膜上保留有一定厚度的绝缘层薄膜；去除所述衬底表面的掩膜层图案和绝缘层薄膜。其中，第二刻蚀蚀刻目标层薄膜的速率大于蚀刻绝缘层薄膜的速率。本方案在光刻工艺特征尺寸有限制的条件下，可得到特征尺寸较小的第二沟槽，且形成第二沟槽的工艺简单，工艺周期短，降低了生产成本，减少了多次刻蚀工艺带来的工艺偏差。CN113745097ACN113745097A权利要求书1/1页1.一种半导体器件小尺寸特征图形的制造方法,其特征在于，所述方法包括：获取衬底，所述衬底上形成有目标层薄膜；在所述目标层薄膜上形成掩膜层图案和绝缘层薄膜，所述掩膜层图案和所述绝缘层薄膜之间具有拐角；进行第一刻蚀，所述拐角位置的绝缘层薄膜被去除，从而形成第一沟槽；进行第二刻蚀，蚀刻所述第一沟槽下方的目标层薄膜形成第二沟槽；去除所述衬底表面的掩膜层图案和绝缘层薄膜；其中，所述第二刻蚀蚀刻所述目标层薄膜的刻蚀速率大于蚀刻所述绝缘层薄膜的刻蚀速率。2.根据权利要求1所述的制造方法，其特征在于，所述第一沟槽的纵截面为倒梯形，所述第一沟槽远离目标层薄膜位置的开口大于接近目标层薄膜位置的开口。3.根据权利要求1所述的制造方法，其特征在于，所述掩膜层图案为光刻胶掩膜层图案，所述在目标层薄膜上形成掩膜层图案和绝缘层薄膜的步骤包括：在所述目标层薄膜上形成所述光刻胶掩膜层图案；形成覆盖所述光刻胶掩膜层图案和所述目标层薄膜的绝缘层薄膜。4.根据权利要求1所述的制造方法，其特征在于，所述掩膜层图案为光刻胶掩膜层图案，所述在目标层薄膜上形成掩膜层图案和绝缘层薄膜的步骤包括：在所述目标层薄膜上形成绝缘层薄膜；在所述绝缘层薄膜上形成所述光刻胶掩膜层图案。5.根据权利要求1所述的制造方法，其特征在于，所述掩膜层图案是硬掩膜层图案，所述在目标层薄膜上形成掩膜层图案和绝缘层薄膜的步骤包括：在所述目标层薄膜上形成所述硬掩膜层图案；形成覆盖所述硬掩膜层图案和所述目标层薄膜的绝缘层薄膜。6.根据权利要求1所述的制造方法，其特征在于，所述衬底上还形成有位于所述目标层薄膜下方的刻蚀停止层薄膜。7.根据权利要求1所述的制造方法，其特征在于，所述第一刻蚀为工艺气体包括三氟甲烷、一氧化碳、四氟化碳、氩气的干法刻蚀。8.根据权利要求1所述的制造方法，其特征在于，所述目标层薄膜至少包括多晶硅薄膜、外延层薄膜、氮化钛薄膜、钨金属薄膜中的一种；所述绝缘层薄膜至少包括二氧化硅薄膜和氮化硅薄膜中的一种。9.一种半导体器件，其特征在于，所述半导体器件具有通过权利要求1-8任一项所述的制造方法制造的器件结构。10.根据权利要求9所述的半导体器件，其特征在于，所述器件结构至少包括栅氧层结构、浅沟道隔离结构、金属互连层结构中的一种。2CN113745097A说明书1/7页半导体器件及其小尺寸特征图形的制造方法技术领域[0001]本发明涉及半导体技术领域，特别是涉及一种半导体器件，还涉及一种半导体器件小尺寸特征图形的制造方法。背景技术[0002]在半导体工艺中，光刻胶用于将掩膜板上的图形转移到目标层薄膜上，光刻工艺的特征尺寸对目标图形的目标特征尺寸起着关键的作用。随着芯片特征尺寸的不断减小，受到光刻机台、生产成本等的限制，使得光刻工艺的特征尺寸已无法满足小尺寸的要求，需用到自对准双重成像工艺。[0003]典型的自对准双重成像的工艺流程为：第一步，在衬底表面的目标层薄膜上沉积一层牺牲层薄膜；第二步，通过光刻和刻蚀将掩膜层上的图形转移到牺牲层薄膜上，形成由牺牲层薄膜构成的轴心(mandrel)；第三步，使用原子层沉积技术(atomiclayerdeposition,ALD)在轴心的表面和侧面沉积一层厚度相对比较均匀的侧墙薄膜(spacer薄膜)；第四