一种数据内存映射方法、装置、电子设备和存储介质.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113835831A(43)申请公布日2021.12.24(21)申请号202111020965.3(22)申请日2021.09.01(71)申请人南京南瑞继保电气有限公司地址211100江苏省南京市江宁经济技术开发区苏源大道69号申请人南京南瑞继保工程技术有限公司(72)发明人赵玉灿(74)专利代理机构北京派特恩知识产权代理有限公司11270代理人周艳张颖玲(51)Int.Cl.G06F9/455(2006.01)G06F13/40(2006.01)G06F13/42(2006.01)权利要求书2页说明书15页附图4页(54)发明名称一种数据内存映射方法、装置、电子设备和存储介质(57)摘要本申请实施例公开了一种数据内存映射方法、装置、电子设备和存储介质，该方法包括：将FPGA中的待映射数据写入FPGA内部的目标虚拟内存；对目标虚拟内存中的待映射数据进行组帧打包，得到若干个报文包；基于FPGA与DSP之间的PCIe链路，将若干个报文包发送给目标镜像内存；其中，目标镜像内存与目标虚拟内存之间存在地址映射关系。这样，以PCIe链路作为DSP与FPGA之间的数据传输通道，可以缩短DSP读取FPGA内部数据的耗时，降低DSP的运行负载，提高运行效率。CN113835831ACN113835831A权利要求书1/2页1.一种数据内存映射方法，其特征在于，所述方法包括：将现场可编程逻辑门阵列FPGA中的待映射数据写入所述FPGA内部的目标虚拟内存；对所述目标虚拟内存中的所述待映射数据进行组帧打包，得到若干个报文包；基于所述FPGA与数字信号处理器DSP之间的外设部件互连标准PCIe链路，将所述若干个报文包发送给目标镜像内存；其中，所述目标镜像内存与所述目标虚拟内存之间存在地址映射关系。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述FPGA内部例化出若干个虚拟内存；其中，所述虚拟内存的载体为双端口随机存取存储器(RAM)，所述双端口包括写端口和读端口；相应地，所述将FPGA中的待映射数据写入所述FPGA内部的目标虚拟内存，包括：从所述若干个虚拟内存中确定目标虚拟内存；通过所述FPGA对内部的数据进行断面锁存和组织处理后，确定所述待映射数据；通过所述目标虚拟内存的写端口将所述待映射数据以预设格式写入所述目标虚拟内存。3.根据权利要求2所述的方法，其特征在于，所述对所述目标虚拟内存中的所述待映射数据进行组帧打包，得到若干个报文包，包括：通过所述目标虚拟内存的读端口将所述待映射数据进行读出后，对所述待映射数据进行组帧打包，得到若干个报文包。4.根据权利要求1至3任一项所述的方法，其特征在于，所述报文包为符合PCIe事务层定义的事务层TLP报文包。5.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述FPGA与所述DSP之间建立所述PCIe链路；其中，所述PCIe链路包括端节点和根节点，所述端节点为所述FPGA，所述根节点为所述DSP。6.根据权利要求5所述的方法，其特征在于，所述将所述若干个报文包发送给目标镜像内存，包括：在得到第i个报文包之后，将所述第i个报文包传输到所述PCIe链路的端节点；通过所述PCIe链路，将所述第i个报文包传输到所述PCIe链路的根节点并存储在所述目标镜像内存中，继续执行第i+1报文包的传输，直至将所述若干个报文包全部传输完成，以使得所述目标镜像内存中的数据与所述目标虚拟内存中的数据一一对应；其中，i为大于零的整数。7.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述DSP的内存中划分若干个镜像内存；从所述若干个镜像内存中，确定与所述目标虚拟内存对应的镜像内存；将所确定的镜像内存确定为所述目标镜像内存。8.根据权利要求7所述的方法，其特征在于，所述方法还包括：设置所述目标镜像内存的目的地址为第一地址；相应地，所述根据所述PCIe链路，将所述若干个报文包发送给目标镜像内存，包括：根据所述PCIe链路，将所述若干个报文包发送给目的地址为所述第一地址的内存空2CN113835831A权利要求书2/2页间。9.根据权利要求1所述的方法，其特征在于，所述方法还包括：设置计时器，在所述计时器的计时时长达到预设时长时，执行将所述FPGA中的待映射数据写入所述FPGA内部的目标虚拟内存的步骤；和/或，在接收到所述DSP发送的更新命令时，执行将所述FPGA中的待映射数据写入所述FPGA内部的目标虚拟内存的步骤。10.根据权利要求4所述的方法，其特征在于，所述对所述目标虚拟内存中的所述待映射数据进行组帧打包，包括：通过TLP包头信息对所述目标虚拟内存中的所述待映射数据进行组帧打包；其中，所述TLP包头信息为指示所述报文包