IO驱动电路及芯片.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115065358A(43)申请公布日2022.09.16(21)申请号202210887540.0(22)申请日2022.07.26(71)申请人广东高云半导体科技股份有限公司地址510700广东省广州市黄埔区科学大道243号1001房(72)发明人褚博王天心林晓志吴启明(74)专利代理机构上海思捷知识产权代理有限公司31295专利代理师汪春艳(51)Int.Cl.H03K19/0185(2006.01)权利要求书2页说明书9页附图1页(54)发明名称IO驱动电路及芯片(57)摘要本发明提供了一种IO驱动电路及芯片，通过在第一驱动模块中增加第一至第二选择开关，控制输入输出单元的四个输入端的输入数据的来源，并通过在第一驱动模块中增加第三至第四选择开关，控制输入输出单元形成单端输出推挽结构或差分输出结构，进而达到单端输出和差分输出共用同一个输入输出单元的目的，节省了面积。进一步设置第二驱动模块，以实现单端模式和片内端接电阻模式的复用，进而可以将单端驱动电路、差分驱动电路及片内终端电阻三种电路进行合并，以进一步有效的节省芯片面积，降低芯片成本。CN115065358ACN115065358A权利要求书1/2页1.一种IO驱动电路，其特征在于，所述IO驱动电路具有第一驱动模块，所述第一驱动模块包括：第一至第四电平移位器，第一电平移位器和第四电平移位器均为单端输出的电平移位器且均接入第二数据信号，第二电平移位器和第三电平移位器为差分输出的电平移位器，均接入第一数据信号；第一输出驱动电路，包括输入输出单元、第一至第四镜像MOS管以及第一至第二电流源，第一镜像MOS管耦接在所述输入输出单元和电源之间，第二镜像MOS管耦接在所述输入输出单元和地之间，第三镜像MOS管耦接在所述电源和第一电流源之间，第四镜像MOS管耦接在第二电流源和地之间，所述输入输出单元的第一输入端耦接所述第二电平移位器的一差分输出端，所述输入输出单元的第二输入端耦接所述第三电平移位器的一差分输出端；第一至第四选择开关，第一选择开关的一端耦接所述输入输出单元的第三输入端且另一端选择性耦接所述第一电平移位器的输出端或所述第二电平移位器的另一差分输出端，第二选择开关的一端耦接所述输入输出单元的第四输入端且另一端选择性耦接所述第四电平移位器的输出端或所述第三电平移位器的另一差分输出端，第三选择开关的一端耦接所述第一镜像MOS管的栅极且另一端选择接地或者耦接所述第三镜像MOS管的栅极，第四选择开关的一端耦接所述第二镜像MOS管的栅极且另一端选择性耦接所述第四镜像MOS管的栅极或者接所述电源。2.如权利要求1所述的IO驱动电路，其特征在于，在单端模式下，所述第一选择开关的另一端耦接所述第一电平移位器的输出端，所述第二选择开关的另一端耦接所述第四电平移位器的输出端，所述第三选择开关的另一端接地，所述第四选择开关的另一端接电源；在差分模式下，所述第一选择开关的另一端耦接所述第二电平移位器的另一差分输入端，所述第二选择开关的另一端耦接所述第三电平移位器的另一差分输入端，所述第三选择开关的另一端耦接所述第三镜像MOS管的栅极，所述第四选择开关的另一端耦接所述第四镜像MOS管的栅极。3.如权利要求1所述的IO驱动电路，其特征在于，所述输入输出单元包括第一至第四输出MOS管；其中，第一输出MOS管的栅极为所述输入输出单元的第一输入端，第二输出MOS管的栅极为所述输入输出单元的第二输入端，第三输出MOS管的栅极为所述输入输出单元的第三输入端，第四输出MOS管的栅极为所述输入输出单元的第四输入端；所述第一输出MOS管和所述第二输出MOS管的漏极相互耦接；所述第三输出MOS管和所述第四输出MOS管的漏极相互耦接；所述第一输出MOS管的源极和所述第三输出MOS管的源极相互耦接且耦接所述第一镜像MOS管的漏极；所述第二输出MOS管的源极和所述第四输出MOS管的源极相互耦接且耦接所述第二镜像MOS管的漏极。4.如权利要求1所述的IO驱动电路，其特征在于，所述第一驱动模块还包括：第一预驱动电路，耦接在所述第一选择开关的一端和所述输入输出单元的第三输入端之间；第二预驱动电路，耦接在所述第二电平移位器的一差分输出端和所述输入输出单元的第一输入端之间；第三预驱动电路，耦接在所述第三电平移位器的一差分输出端和所述输入输出单元的第二输入端之间；2CN115065358A权利要求书2/2页第四预驱动电路，耦接在所述第二选择开关的一端和所述输入输出单元的第四输入端之间。5.如权利要求1‑4中任一项所述的IO驱动电路，其特征在于，所述IO驱动电路还具有第二驱动模块，所述第二驱动模块接入所述第一数据信号并用于实现单端模式和片内端接电阻模式的复用。6.如权利要求5所