预览加载中,请您耐心等待几秒...
1/9
2/9
3/9
4/9
5/9
6/9
7/9
8/9
9/9

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115332312A(43)申请公布日2022.11.11(21)申请号202210806177.5(22)申请日2022.07.08(71)申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区自由贸易试验区祖冲之路1399号(72)发明人冯海浪祝志敏(74)专利代理机构上海浦一知识产权代理有限公司31211专利代理师王关根(51)Int.Cl.H01L29/06(2006.01)权利要求书1页说明书4页附图3页(54)发明名称一种超结结构及其制造方法(57)摘要本发明提供一种超结结构及其制造方法,提供半导体衬底;外延生长第一N型外延层,在第一N型外延层上淀积形成一层硬质掩模层;根据光刻定义依次对硬质掩模层和第一N型外延层进行刻蚀形成沟槽;在沟槽中填充P型材料形成P型柱;去除硬质掩模层,并进行化学机械研磨工艺;在第一N型外延层表面进行外延生长第二N型外延层;根据光刻定义出超结结构的形成区域,对第二N型外延层进行P型杂质离子注入形成P型注入层;重复上述步骤直到达到设计目标要求的漂移区厚度,由多个交替排列的N型柱、P型柱、N型柱、P型注入层构成超结结构。本发明不仅降低了超结器件导通电阻,还减缓了开关过程的速度从而降低了器件在应用电路中的电磁干扰性能。CN115332312ACN115332312A权利要求书1/1页1.一种超结结构的制造方法,其特征在于,包括以下步骤:步骤一、提供半导体衬底;步骤二、外延生长第一N型外延层,在所述第一N型外延层上淀积形成一层硬质掩模层;步骤三、根据光刻定义出超结结构的形成区域,依次对所述硬质掩模层和所述第一N型外延层进行刻蚀形成沟槽;步骤四、在所述沟槽中填充P型材料形成P型柱;步骤五、去除所述硬质掩模层,并进行化学机械研磨工艺;步骤六、在所述第一N型外延层表面进行外延生长第二N型外延层,由所述第一N型外延层和所述第二N型外延层叠加形成N型外延层;步骤七、根据光刻定义出超结结构的形成区域,对所述第二N型外延层进行P型杂质离子注入形成P型注入层;步骤八、重复步骤二到步骤七,直到达到设计目标要求的漂移区厚度,由多个交替排列的N型柱、P型柱、N型柱、P型注入层构成所述超结结构。2.根据权利要求1所述的超结结构的制造方法,其特征在于,步骤一中所述半导体衬底为硅衬底。3.根据权利要求1所述的超结结构的制造方法,其特征在于,步骤二中所述硬质掩模层为氮化硅层,或者氧化硅和氮化硅的叠层。4.根据权利要求1所述的超结结构的制造方法,其特征在于,步骤三中所述沟槽的深度小于所述第一N型外延层的厚度。5.根据权利要求1所述的超结结构的制造方法,其特征在于,步骤四中所述P型材料为P型硅。6.根据权利要求5所述的超结结构的制造方法,其特征在于,P型硅为外延生长形成的P型硅外延层。7.根据权利要求1所述的超结结构的制造方法,其特征在于,步骤六中所述N型外延层为N型硅外延层。8.根据权利要求1所述的超结结构的制造方法,其特征在于,步骤七中所述杂质离子的注入深度小于所述第二N型外延层的厚度。9.一种采用权利要求1至8中任一项所述超结结构的制造方法形成的超结结构,其特征在于,包括:多个交替排列的N型柱、P型柱、N型柱、P型注入层,所述P型柱由填充于沟槽中的P型材料组成,所述P型注入层由P型杂质离子注入形成,所述N型柱由所述P型柱与所述P型注入层之间的N型外延层组成;所述P型材料为P型硅,所述P型硅为外延生长形成的P型硅外延层,所述N型外延层为N型硅外延层。2CN115332312A说明书1/4页一种超结结构及其制造方法技术领域[0001]本发明涉及集成电路制造技术领域,具体涉及一种超结结构及其制造方法。背景技术[0002]超结(superjunction)结构就是交替排列的N型柱和P型柱组成结构。目前,业界超结结构的工艺方法主要分为两种:第一种,如图1所示,多次外延搭配多次离子注入,然后通过一次Drivein的方法将多次注入的P型阱(well)连成一个P型柱,它可以通过离子注入的浓度调控电磁干扰(EMI)的改善;第二种,如图2所示,先生长一层/多层外延,通过挖沟槽的方法将需要填充P型柱的沟槽(Trench)一次挖空,然后一次填入P型外延形成P型柱。但随着半导体加工技术的不断发展,超结结构仍然面临挑战,需要进一步优化和改进。发明内容[0003]有鉴于此,本发明提供一种超结结构及其制造方法,用以实现在降低超结器件导通电阻和满足不同击穿电压需求的同时,还延缓开关的时间从而达到改善超结器件电磁干扰性能,以及降低沟槽在步进的占比。[0004]本发明提供一种超结结构的制造方法,包括以下步骤:[0005]步骤一、提供半导体衬底;[0006]步骤二、外延生长第一N型外延层,在