一种射频测试电路的屏蔽方法及屏蔽结构.pdf

(19)中华人民共和国国家知识产权局*CN103076470A*(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103076470103076470A(43)申请公布日2013.05.01(21)申请号201310003596.6(22)申请日2013.01.06(71)申请人中国电子科技集团公司第四十一研究所地址233010安徽省蚌埠市华光大道726号(72)发明人张杰王安意(74)专利代理机构安徽合肥华信知识产权代理有限公司34112代理人余成俊(51)Int.Cl.G01R1/18(2006.01)权权利要求书1页利要求书1页说明书3页说明书3页附图1页附图1页(54)发明名称一种射频测试电路的屏蔽方法及屏蔽结构(57)摘要本发明公开了一种射频测试电路的屏蔽方法及屏蔽结构，屏蔽方法包括以下步骤：电路板设计时单面布置元器件，分区布局电路；电路板的背面采用盲孔设计，设置整块的镀金铜皮实心接地面；电路板上、下两面均设置金属屏蔽罩，元器件所在面的屏蔽罩有活动上盖，方便调试；电路调试完毕，安装活动上盖封闭元器件；屏蔽结构包括有屏蔽盒，屏蔽盒由屏蔽盖、屏蔽框、屏蔽板组成，电路板安装在屏蔽框与屏蔽板之间，三者用螺钉紧密连接，屏蔽盖与屏蔽框独立连接，屏蔽框与屏蔽盖、电路板之间通过条形弹性导电材料密封。本发明从电路设计和结构设计两方面采取措施，达到了结构简单，体积小，便于安装调试，电磁屏蔽效果好的目的。CN103076470ACN103764ACN103076470A权利要求书1/1页1.一种射频测试电路的屏蔽方法，其特征在于，该方法包括以下步骤：（1）电路板设计时单面布置元器件，用接地隔离线分区布局电路；（2）电路板的背面采用盲孔设计，设置整块的镀金铜皮实心接地面；（3）电路板上、下两面均设置金属屏蔽罩，元器件所在面的金属屏蔽罩上设置有活动上盖；（4）电路调试完毕后，安装步骤（3）中所述金属屏蔽罩上的活动上盖封闭元器件即可。2.一种基于权利要求1所述射频测试电路的屏蔽方法的屏蔽结构，其特征在于：包括有被屏蔽的电路板、屏蔽盒，屏蔽盒包括有屏蔽盖、屏蔽框、屏蔽板，屏蔽盖与屏蔽板分别固定在屏蔽框的上下端，所述的电路板单面布置元器件、分区布局电路，电路板的背面设有整块的镀金铜皮实心接地面，所述的电路板安装在屏蔽框与屏蔽板之间，屏蔽板的上端面与电路板的背面的实心接地面紧贴。3.根据权利要求2所述的射频测试电路的屏蔽结构，其特征在于：所述屏蔽框根据电路板上的电路的分区布局情况加工成对应的独立腔体，屏蔽框的筋壁的上、下面分别加工有槽，屏蔽框与屏蔽盖、电路板之间通过条形弹性导电材料密封，条形弹性导电材料置于槽中，条形弹性导电材料还与电路板上的接地隔离线连接。4.根据权利要求2所述的射频测试电路的屏蔽结构，其特征在于：所述的屏蔽板采用薄金属板制成。5.根据权利要求2所述的射频测试电路的屏蔽结构，其特征在于：所述的条形弹性导电材料采用导电橡胶条。6.根据权利要求2所述的射频测试电路的屏蔽结构，其特征在于：所述的屏蔽盖与屏蔽框之间通过数个螺钉固定，电路板与屏蔽框、屏蔽板之间通过数个螺钉固定，屏蔽框的上、下面上分别开有数个与螺钉配合的螺纹孔。2CN103076470A说明书1/3页一种射频测试电路的屏蔽方法及屏蔽结构技术领域[0001]本发明涉及电子测量领域，特别是涉及一种射频测试电路的屏蔽方法及屏蔽结构。背景技术[0002]射频测试电路是现代电子测量领域的重要组成部分，应用面广泛。由于其工作频率较高,产生的电磁辐射对敏感电路的干扰较大；由于耦合效应作用，各电路之间的干扰也较多。为了提高电路的抗干扰能力，在设计电路时通常对不同功能、不同功率的电路进行分区布局，并用较宽的接地线进行隔离，防止信号耦合。为增强隔离效果，再用金属屏蔽盒对各关键电路进行屏蔽。[0003]通常的射频测试电路，其屏蔽解决方案如图1所示：电路板3上、下面均布置元器件5；由上盖腔1和下盖腔4分别对电路板3上的分区电路进行隔离屏蔽；上盖腔1和下盖腔4用螺钉2连接，端面分别与电路板3上的接地隔离线压紧。这种屏蔽方法虽然能满足要求，但存在如下缺点：体积过大，特别是在空间有限的手持式仪器中；需要的安装螺钉较多，为了防止缝隙的电磁泄漏，理论上螺钉的间距在几个毫米；电路调试不方便，屏蔽盒需全部拆除后才能暴露元器件，而且由于与最终使用状态的屏蔽环境有较大差异，影响调试结果。发明内容[0004]本发明的目的在于提供一种射频测试电路的屏蔽方法及屏蔽结构，通过电路和结构两方面采取的优化设计措施，使射频测试电路便于安装和调试，并提高对电路的屏蔽效能。[0005]本发明的技术方案：一种射频测试电路的屏蔽方法，其特征在于，该方法包括以下步骤：（1）电路板设计时单面布置元器件，用接地隔离线分区布局电路；（