半导体盲孔的检测方法.pdf

(19)中华人民共和国国家知识产权局*CN103456653A*(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103456653103456653A(43)申请公布日2013.12.18(21)申请号201210174089.4(22)申请日2012.05.30(71)申请人南亚科技股份有限公司地址中国台湾桃园县(72)发明人陈逸男徐文吉叶绍文刘献文(74)专利代理机构深圳新创友知识产权代理有限公司44223代理人江耀纯(51)Int.Cl.H01L21/66(2006.01)H01L21/768(2006.01)权权利要求书1页利要求书1页说明书5页说明书5页附图6页附图6页(54)发明名称半导体盲孔的检测方法(57)摘要本发明公开了一种半导体盲孔的检测方法，包括提供具有导电区的半导体基底；形成多个暴露出所述导电区的盲孔，其中至少一个盲孔的底部区域具有电阻率大于导电区的高电阻层，且高电阻层和导电区间没有欧姆接触;在各个盲孔的侧壁上形成一层阻档层，其中阻档层的电阻率大于导电区的电阻率;在多个盲孔内填入导电材料，且导电材料位在阻档层上；进行一热工艺，使导电材料和半导体基底间的部分区域形成欧姆接触；及利用带电射线照射填满有导电材料的多个盲孔。CN103456653ACN103456ACN103456653A权利要求书1/1页1.一种半导体盲孔的检测方法，其特征在于，包括：提供一包括导电区的半导体基底；形成多个暴露出所述导电区的盲孔，其特征在于至少一所述盲孔的底部区域具有电阻率大于所述导电区的高电阻层，且所述高电阻层和所述导电区间没有欧姆接触;于所述各个盲孔的侧壁上形成一层阻档层，其特征在于所述阻档层的电阻率大于所述导电区的电阻率;于所述多个盲孔内填入导电材料，且所述导电材料位在所述阻档层上；进行一热工艺，使所述导电材料和所述半导体基底间的部分区域形成欧姆接触；及利用带电射线照射填满有所述导电材料的所述多个盲孔。2.根据权利要求1所述半导体盲孔的检测方法，其特征在于，所述阻档层是一绝缘层。3.根据权利要求1所述半导体盲孔的检测方法，其特征在于，所述欧姆接触位在所述各个盲孔的底部区域。4.根据权利要求1所述半导体盲孔的检测方法，其特征在于，所述欧姆接触的组成包括金属硅化物。5.根据权利要求1所述半导体盲孔的检测方法，其特征在于，在利用所述带电射线照射填满有所述导电材料的所述多个盲孔后，还包括下列步骤之一：检测所述各个盲孔产生的二次电子强度；及检测所述各个盲孔的电位。6.根据权利要求1所述半导体盲孔的检测方法，其特征在于，所述盲孔的全部或部分底部会被所述高电阻层覆盖。7.根据权利要求1所述半导体盲孔的检测方法，其特征在于，所述高电阻层是一晶格缺陷区域。8.根据权利要求1所述盲孔的检测方法，其特征在于，所述高电阻层的组成包括半导体材料或高分子材料。9.根据权利要求1所述半导体盲孔的检测方法，其特征在于，所述带电射线包含电子束或离子束。2CN103456653A说明书1/5页半导体盲孔的检测方法技术领域[0001]本发明涉及一种检测方法，特别是涉及一种半导体盲孔的检测方法。背景技术[0002]随着芯片和封装器件的不断微缩及元件集成度的逐渐提升，封装技术从最初的针脚插入式封装、球栅阵列端子型封装（BallGridArray,BGA）而发展到最新的三维封装技术（3DPackage）。由于三维封装可以提高互连线的密度、降低封装尺寸(formfactor)，因此具有很好的应用前景。一般来说，在晶圆级(wafer-level)三维封装技术中，是利用穿硅通孔（TSV,Through-Silicon-Via）当作芯片间的内连接路径。由于各硅通孔垂直于芯片，所以各芯片能够实现路径最短和集成度最高的互连．并且能够减少芯片面积、缓解互连延迟问题、并使逻辑电路的性能大大提高。[0003]对于前通孔(viafirst)的硅通孔制作工艺，工艺通常包括盲孔的形成(viaformation)、盲孔的填充(viafilling)、晶圆接合(waferbonding)等等步骤。举例来说，盲孔会先形成于芯片中，并被填充导电材料，然后再经过硅晶圆减薄（抛光）工艺，使盲孔的另一段被暴露出而成为一通孔。此通孔可以在之后的工艺中和另一芯片连接。为了判断盲孔的深度和良率，一般可以利用光学显微镜或电子束测试设备的电压对比模式(electronbeamvoltagecontrastmode)等检测设备来判断。但是，当半导体盲孔的深宽比不断提高，使其深度超过80微米(μm)时，光学显微镜就没有办法清楚观察到盲孔底部。且由于各盲孔的底部都会电连接具有导电性的硅材料，因此也无法利用电子束测试设备的电压对比模式准确分辨盲孔的深度和盲孔底部是否有残渣存在。发明内容[0004]本发明