预览加载中,请您耐心等待几秒...
1/5
2/5
3/5
4/5
5/5

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105762209A(43)申请公布日2016.07.13(21)申请号201610236574.8(22)申请日2016.04.15(71)申请人中国科学院上海技术物理研究所地址200083上海市虹口区玉田路500号(72)发明人胡晓宁张姗樊华廖清君叶振华林春丁瑞军何力(74)专利代理机构上海新天专利代理有限公司31213代理人郭英(51)Int.Cl.H01L31/0352(2006.01)H01L31/103(2006.01)权利要求书1页说明书2页附图1页(54)发明名称一种低损伤埋结式碲镉汞探测器芯片(57)摘要本发明公开了一种低损伤埋结式碲镉汞探测器芯片,它包括衬底,碲镉汞p型外延薄膜,离子注入n型区,钝化层,n型区电极,p型区电极,铟柱阵列,它涉及光电探测器件技术。本发明采用将p-n结制备至碲镉汞材料腐蚀坑内部的结构方案,使得结区位置远离材料表面,避免了清洗、去胶等工艺对光敏元区的作用力导致的缺陷增值引起的探测器性能下降、盲元增加等问题。本发明对降低碲镉汞焦平面的盲元率有很大帮助。CN105762209ACN105762209A权利要求书1/1页1.一种低损伤埋结式碲镉汞探测器芯片,包括:红外衬底(1),碲镉汞p型外延薄膜(2),离子注入n型区(3),钝化层(4),n型区上电极(5),p型区上电极(6),铟柱阵列(7);其特征在于:利用离子注入方法形成的离子注入n型区(3)制备在碲镉汞p型外延薄膜(2)上深度为0.5~3.0μm的腐蚀坑内部;离子注入窗口与腐蚀坑大小相等。2CN105762209A说明书1/2页一种低损伤埋结式碲镉汞探测器芯片技术领域[0001]本发明专利涉及碲镉汞红外探测器,具体是指一种低损伤埋结式碲镉汞红外探测器芯片。背景技术[0002]碲镉汞材料是一种理想的红外探测器材料,具有禁带宽度可调、内量子效率高、电子、空穴迁移率高等优点。随着Si基碲镉汞材料分子束外延制备技术的成熟,突破了材料尺寸的限制,使材料制备的成本得到降低,成品率提高。第三代碲镉汞探测器正向着大面阵、多色化、微型化和低成本方向发展。但随着面阵规模的扩大和像元中心距的减小,盲元问题成为一个制约器件性能的关键问题。传统的碲镉汞器件多采用平面型器件结构,即光敏元的n型和p型区都位于材料表面,当进行后续的器件制备工艺时,如表面清洗、去胶等,极易在光敏元区域造成缺陷增值引起探测器性能降低,甚至造成盲元。如何在现有工艺条件下减小制备工艺对器件性能的影响对降低盲元率具有重要意义。发明内容[0003]基于上述平面型碲镉汞探测芯片存在的问题,本发明提供一种低损伤埋结式碲镉汞探测器芯片,它通过将p-n结精确注入至碲镉汞材料内部,使得结区位置远离材料表面,有效避免了后续器件工艺对光敏元性能的影响,能够极大降低焦平面盲元率。[0004]本发明的低损伤埋结式碲镉汞红外探测器芯片的结构依次为:衬底1,碲镉汞p型外延薄膜2,离子注入n型区3,钝化层4,n型区电极5,p型区电极6,铟柱阵列7。由硼离子注入形成的光敏感元的n型区阵列3和p型区2共同形成红外光伏探测芯片的光电二极管阵列,其特征在于:[0005]利用离子注入方法形成的离子注入n型区3制备在碲镉汞p型外延薄膜2上深度为0.5~3.0μm的腐蚀坑内部;离子注入窗口与腐蚀坑大小相等。[0006]本发明的优点:[0007]相比传统的平面型Si基碲镉汞红外探测器芯片,本专利的低损伤埋结式探测器芯片的p-n结是通过埋结工艺将光敏感的p-n结注入到深度为0.5~3.0μm的碲镉汞材料内部,能够避免后续器件加工工艺如清洗、去胶等工艺引入缺陷造成的光敏元性能降低。附图说明[0008]图1为本发明的低损伤埋结式碲镉汞探测器芯片的剖面示意图。具体实施方式[0009]下面结合附图,以像元中心距为25μm的640×512Si基中波碲镉汞焦平面芯片为例,对本专利的具体实施方式进行详细说明:[0010]制备低损伤埋结式碲镉汞探测器芯片的外延材料为采用分子束外延方法制备的p3CN105762209A说明书2/2页型Hg空位掺杂的Si基碲镉汞薄膜材料,材料组分x=0.3,碲镉汞层厚度为5μm。[0011]如图1所示,本发明的低损伤埋结式碲镉汞探测器芯片包括:衬底101,碲镉汞p型外延薄膜2,光敏元n型区3,钝化层4,n型区电极7,P型区电极5,铟柱阵列6。其中光敏元n型区阵列3由硼离子注入形成,与p型区102共同形成红外光伏探测芯片的光电二极管阵列。利用湿法腐蚀方法在碲镉汞p型外延薄膜102上光敏元和公共电极的位置腐蚀得到与注入区设计尺寸相同的腐蚀坑,腐蚀深度为0.5~3.0μm;n型区3制备到腐蚀坑内部。[0012]最后将上述工艺制备出的640×512