FPGA教程.doc

第1节VerilogHDL语言简介
VerilogHDL语言简介VerilogHDL和VHDL是目前世界上最流行的两种硬件描述语言（HDL：HardwareDescriptionLanguage），均为IEEE标准，被广泛地应用于基于可编程逻辑器件的项目开发。二者都是在20世纪80年代中期开发出来的，前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发，后者由美国军方研发。HDL语言以文本形式来描述数字系统硬件结构和行为，是一种用形式化方法来描述数字电路和系统的语言，可以从上层到下层来逐层描述自己的设计思想。即用一系列分层次的模块来表示复杂的数字系统，并逐层进行验证仿真，再把具体的模块组合由综合工具转化成门级网表，接下去再利用布局布线工具把网表转化为具体电路结构的实现。目前，这种自顶向下的方法已被广泛使用。概括地讲，HDL语言包含以下主要特征：•HDL语言既包含一些高级程序设计语言的结构形式，同时也兼顾描述硬件线路连接的具体结构。•通过使用结构级行为描述，可以在不同的抽象层次描述设计。HDL语言采用自顶向下的数字电路设计方法，主要包括3个领域5个抽象层次。•HDL语言是并行处理的，具有同一时刻执行多任务的能力。这和一般高级设计语言（例如C语言等）串行执行的特征是不同的。•HDL语言具有时序的概念。一般的高级编程语言是没有时序概念的，但在硬件电路中从输入到输出总是有延时存在的，为了描述这一特征，需要引入时延的概念。HDL语言不仅可以描述硬件电路的功能，还可以描述电路的时序。2.1.1VerilogHDL语言的历史1983年，GatewayDesignAutomation（GDA）硬件描述语言公司的PhilipMoorby首创了VerilogHDL。后来Moorby成为VerilogHDL-XL的主要设计者和Cadence公司的第一合伙人。1984至1986年，Moorby设计出第一个关于VerilogHDL的仿真器，并提出了用于快速门级仿真的XL算法，使VerilogHDL语言得到迅速发展。1987年Synonsys公司开始使用VerilogHDL行为语言作为综合工具的输入。1989年Cadence公司收购了Gateway公司，VerilogHDL成为Cadence公司的私有财产。1990年初，Cadence公司把VerilogHDL和VerilogHDL-XL分开，并公开发布了VerilogHDL。随后成立的OVI（OpenVerilogHDLInternational）组织负责VerilogHDL的发展并制定有关标准，OVI由VerilogHDL的使用者和CAE供应商组成。1993年，几乎所有ASIC厂商都开始支持VerilogHDL，并且认为VerilogHDL-XL是最好的仿真器。同时，OVI推出2.0版本的VerilongHDL规范，IEEE则将OVI的VerilogHDL2.0作为IEEE标准的提案。1995年12月，IEEE制定了VerilogHDL的标准IEEE1364-1995。目前，最新的Verilog语言版本是2000年IEEE公布的Verilog2001标准，其大幅度地提高了系统级和可综合性能。2.1.2VerilogHDL的主要能力VerilogHDL既是一种行为描述语言，也是一种结构描述语言。如果按照一定的规则和风格编写代码，就可以将功能行为模块通过工具自动转化为门级互连的结构模块。这意味着利用Verilog语言所提供的功能，就可以构造一个模块间的清晰结构来描述复杂的大型设计，并对所需的逻辑电路进行严格的设计。下面列出的是Verilog语言的主要功能：•可描述顺序执行或并行执行的程序结构；•用延迟表示式或事件表达式来明确地控制过程的启动时间；•通过命名的事件来触发其他过程里的激活行为或停止行为；•提供了条件和循环等程序结构；•提供了可带参数且非零延续时间的任务程序结构；•提供了可定义新的操作符的函数结构；•提供了用于建立表达式的算术运算符、逻辑运算符和位运算符；•提供了一套完整的表示组合逻辑基本元件的原语；•提供了双向通路和电阻器件的描述；•可建立MOS器件的电荷分享和衰减模型；•可以通过构造性语句精确地建立信号模型；表2-1给出VerilogHDL的表述能力。表2-1VerilogHDL语言能力总结此外，VerilogHDL语言还有一个重要特征就是：和C语言风格有很多的相似之处，学习起来比较容易。2.1.3VerilogHDL和VHDL的区别VerilogHDL和VHDL都是用于逻辑设计的硬件描述语言。VHDL在1987年成为IEEE标准，VerilogHDL则在1995年才成为IEEE标准，这是因为前者是美国军方组织开发的，而后者则是从民间公司