管式炉及半导体掺杂膜层制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112908835A(43)申请公布日2021.06.04(21)申请号202110289798.6(22)申请日2021.03.18(71)申请人长江存储科技有限责任公司地址430074湖北省武汉市东湖新技术开发区未来三路88号(72)发明人李劲昊侯潇(74)专利代理机构上海盈盛知识产权代理事务所(普通合伙)31294代理人孙佳胤高翠花(51)Int.Cl.H01L21/02(2006.01)C23C16/40(2006.01)C23C16/505(2006.01)权利要求书1页说明书5页附图5页(54)发明名称管式炉及半导体掺杂膜层制备方法(57)摘要本发明提供一种管式炉，其包括：炉管工艺腔；成膜气体装置，与所述炉管工艺腔连通，用于向所述炉管工艺腔中提供成膜反应气体。等离子体装置，与所述炉管工艺腔连通，用于向所述炉管工艺腔中提供等离子体。本发明的优点在于，管式炉能够进行成膜反应及等离子体掺杂反应，避免了半导体结构的转移，节省了等待时间，大大提高生产效率。CN112908835ACN112908835A权利要求书1/1页1.一种管式炉，其特征在于，包括：炉管工艺腔；成膜气体装置，与所述炉管工艺腔连通，用于向所述炉管工艺腔中提供成膜反应气体。等离子体装置，与所述炉管工艺腔连通，用于向所述炉管工艺腔中提供等离子体。2.根据权利要求1所述的管式炉，其特征在于，等离子体装置包括：等离子体产生单元，用于产生等离子体；若干个等离子体输送管道，连接所述等离子体产生单元及所述炉管工艺腔，用于将等离子体输送至所述炉管工艺腔中。3.根据权利要求2所述的管式炉，其特征在于，所述等离子体产生单元包括：能量源，用于提供偏压；气体源，用于提供原始气体；极板，与所述能量源电连接，用于在所述偏压下将所述原始气体电离为等离子体。4.根据权利要求3所述的管式炉，其特征在于，所述能量源为射频能量单元，所述射频能量单元包括：射频电源；匹配器，与极板电连接；同轴电缆，连接所述射频电源与所述匹配器。5.根据权利要求2所述的管式炉，其特征在于，所述等离子体输送管道包括若干个出气口，所述出气口设置在所述炉管工艺腔的侧壁和/或顶端。6.根据权利要求5所述的管式炉，其特征在于，所述出气口设置为，位于所述等离子体输送管道的侧壁的孔。7.根据权利要求5所述的管式炉，其特征在于，所述等离子体装置包括多个等离子体输送管道，沿所述炉管工艺腔的周向，所述等离子体输送管道间隔设置。8.根据权利要求7所述的管式炉，其特征在于，相邻的所述等离子体输送管道的出气口交错设置。9.根据权利要求2所述的管式炉，其特征在于，所述成膜气体装置包括若干个反应气体输送管道，所述反应气体输送管道与所述等离子体输送管道至少部分共用。10.一种采用权利要求1～9任意一项所述的管式炉的半导体掺杂膜层的制备方法，其特征在于，包括如下步骤：向所述炉管工艺腔内提供成膜反应气体，以在半导体结构表面形成膜层；向所述炉管工艺腔内提供等离子体，以对所述膜层进行掺杂，形成掺杂膜层。11.根据权利要求10所述的制备方法，其特征在于，所述膜层为氧化硅膜层，所述掺杂膜层为氮掺杂氧化硅膜层。12.根据权利要求11所述的制备方法，其特征在于，形成所述等离子体的原始气体为N2、NO或N2O中的至少一种。13.根据权利要求10所述的制备方法，其特征在于，所述制备方法还包括：对所述掺杂膜层进行退火处理。2CN112908835A说明书1/5页管式炉及半导体掺杂膜层制备方法技术领域[0001]本发明涉及集成电路制造领域，尤其涉及一种管式炉及半导体掺杂膜层制备方法。背景技术[0002]随着超大规模集成电路的迅速发展，半导体芯片的集成度越来越高。在半导体元件的制造过程中，需要采用多道纷繁复杂的工序来形成所需要的半导体结构。金属氧化物半导体晶体管(MOSFET，Metal‑Oxide‑SemiconductorField‑EffectTransistor)是集成电路中一种重要的基本元器件，其主要由半导体衬底、栅介质层、多晶硅栅极、栅极侧壁层和源/漏掺杂区组成。对于某些膜层，通常需要进行掺杂，以提高其性能。[0003]举例说明，栅介质层通常采用由SiO2材料组成栅氧化层，栅氧化层通常是对硅衬底进行氧化形成。随着半导体集成电路制造技术的不断发生，器件的特征尺寸不断等比例缩小，对于MOSFET来说，栅氧化层的厚度也会不断减小，栅氧化层的厚度减少能增加栅极电容，从而有利于提升MOSFET的驱动电流，从而提升器件的性能。[0004]但是，当半导体技术的工艺节点到达90nm以下时，栅氧化层的厚度减少到20埃以下，过薄的栅氧化层会带来栅漏电流增加的缺陷以及栅极结构中的多晶硅栅极的杂质容易穿过栅