硅衬底上的III族氮化物的衬底击穿电压改进方法.pdf

(19)中华人民共和国国家知识产权局*CN103066103A*(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103066103103066103A(43)申请公布日2013.04.24(21)申请号201210287745.1(22)申请日2012.08.13(30)优先权数据13/277,6922011.10.20US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人陈祈铭刘柏均林宏达张晋诚喻中一蔡嘉雄黃和涌(74)专利代理机构北京德恒律治知识产权代理有限公司11409代理人章社杲孙征(51)Int.Cl.H01L29/06(2006.01)H01L29/778(2006.01)H01L21/335(2006.01)权权利要求书1页利要求书1页说明书6页说明书6页附图1页附图1页(54)发明名称硅衬底上的III族氮化物的衬底击穿电压改进方法(57)摘要一种电路结构包括：衬底；未掺杂氮化铝的成核层；包含铝、镓、氮、硅和氧之一、和p型导电性掺杂剂的梯度缓冲层；包含镓、氮、硅和氧之一、和不包括铝的p型导电性掺杂剂的非梯度缓冲层；以及位于非梯度缓冲层上方的未掺杂氮化镓的块状层。梯度缓冲层和非梯度缓冲层中的各种掺杂剂提高了电阻率，并且生成了具有本征平衡导电性的层。本发明还提供了硅衬底上的III族氮化物的衬底击穿电压改进方法。CN103066103ACN1036ACN103066103A权利要求书1/1页1.一种电路结构，包括：硅衬底；成核层，未掺杂氮化铝，位于所述硅衬底上方；缓冲层，包含镓、氮、硅和氧之一、和p型导电性掺杂剂，位于所述成核层上方；以及块状层，未掺杂氮化镓，位于所述缓冲层上方。2.根据权利要求1所述的电路结构，其中，所述缓冲层包括梯度缓冲层和非梯度缓冲层，所述梯度缓冲层进一步包含铝。3.根据权利要求1所述的电路结构，其中，所述p型导电性掺杂剂包含碳、铁、镁、和锌中的至少一种。4.根据权利要求3所述的电路结构，其中，所述梯度缓冲层中的所述p型导电性掺杂剂是总浓度处于大约1E15/cm3和1E19/cm3之间的杂质。5.根据权利要求3所述的电路结构，其中，所述非梯度缓冲层中的p型导电性掺杂剂和所述梯度缓冲层中的p型导电性掺杂剂的成分和/或浓度不同。6.根据权利要求1所述的电路结构，其中，所述缓冲层的厚度为大约1微米至大约3微米。7.根据权利要求1所述的电路结构，其中，所述非梯度缓冲层的厚度为大约0.5微米至大约3微米。8.根据权利要求1所述的电路结构，还包括：有源层，位于所述块状层上方，所述有源层包括氮化铝层和氮化铝镓层。9.根据权利要求8所述的电路结构，其中，所述氮化铝有源层为大约5埃至大约15埃，所述氮化铝镓有源层为大约100埃至大约350埃。10.一种形成电路结构的方法，包括：提供硅晶圆；使用大约650摄氏度至大约950摄氏度的工艺温度在所述硅晶圆上方外延生长未掺杂氮化铝成核层；在所述成核层上方外延生长梯度缓冲层，所述梯度缓冲层包含：铝、镓、氮、硅和氧之一以及p型导电性掺杂剂；在所述梯度缓冲层上方外延生长非梯度缓冲层，所述非梯度缓冲层包含镓、氮、硅和氧之一、以及p型导电性掺杂剂，而不包含铝；以及在所述非梯度缓冲层上方外延生长未掺杂氮化镓块状层。2CN103066103A说明书1/6页硅衬底上的III族氮化物的衬底击穿电压改进方法技术领域[0001]本发明基本上涉及半导体电路制造工艺，更具体地来说，涉及在硅衬底上形成III族V族(III-V)化合物半导体膜。背景技术[0002]由于III族V族化合物半导体(通常称作III-V族化合物半导体，比如氮化镓(GaN)及其相关合金)在电子器件和光电器件中有着光明的应用前景，因此近些年来一直对其进行着深入细致的研究。许多III-V化合物半导体的较大带隙并且较高电子饱和速度还使其成为了高温、高电压、和高速电力电子应用中极好的选择。应用了III-V化合物半导体的潜在电子设备的具体实例包括高电子迁移率晶体管(HEMT)和其他异质结双极型晶体管。[0003]在这些器件中使用了III-V化合物半导体GaN的外延生长膜。可惜，由于通常在生长块状晶体(bulkcrystal)所使用的温度下的氮的平衡压力较高，因此获得GaN块状晶体非常困难，从而GaN外延膜必须生长在衬底上，而不能生长在GaN上。由于缺乏可行的GaN衬底块状生长方法，因此通常将GaN外延沉积在不同衬底上，比如硅、SiC和蓝宝石(Al2O3)。特别地，鉴于硅相比于其他生长衬底的成本较低及其后续加工能力，而将研究集中于使用硅作为生长衬底。然而，因为硅衬底的晶格常数和热膨胀系数与GaN的不同，所以在硅衬底上生长GaN膜比较困难。如果能够克服在硅衬底上生长GaN膜的困难，则考虑到硅衬底的成本较低、