预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共13页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103545348103545348A(43)申请公布日2014.01.29(21)申请号201210411732.0(22)申请日2012.10.24(30)优先权数据13/549,6102012.07.16US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人陈祈铭邱汉钦喻中一蔡嘉雄(74)专利代理机构北京德恒律治知识产权代理有限公司11409代理人章社杲孙征(51)Int.Cl.H01L29/06(2006.01)H01L21/20(2006.01)H01L21/02(2006.01)权权利要求书1页利要求书1页说明书5页说明书5页附图6页附图6页(54)发明名称用于硅衬底上的III族氮化物的扩散阻挡层(57)摘要用于硅衬底上的III族氮化物的扩散阻挡层。本发明涉及集成电路及其形成。在一些实施例中,集成电路包括扩散阻挡层。扩散阻挡层可以布置成阻止来自Si衬底的Si和O2扩散到III族氮化物层内。扩散阻挡层可以包含Al2O3。在一些实施例中,集成电路还包括设置在硅衬底和III族氮化物层之间的晶格匹配结构。CN103545348ACN103548ACN103545348A权利要求书1/1页1.一种集成电路,包括:硅衬底,具有第一晶格结构;GaN层,设置在所述硅衬底上方并且具有不同于所述第一晶格结构的第二晶格结构;晶格匹配结构,布置在所述硅衬底和所述GaN层之间并且布置成作为所述第一晶格结构与所述第二晶格结构的界面;以及扩散阻挡层,布置在所述硅衬底和所述晶格匹配结构之间,所述扩散阻挡层配置成限制来自所述硅衬底的硅和氧扩散至所述晶格匹配结构。2.根据权利要求1所述的集成电路,其中,所述扩散阻挡层包括单晶阿尔法或伽马晶体结构。3.根据权利要求1所述的集成电路,其中,所述晶格匹配结构包括第一区域和第二区域。4.根据权利要求3所述的集成电路,其中,所述晶格匹配结构的第一区域包括在第一温度下形成的第一氮化铝层和在高于所述第一温度的第二温度下形成的第二氮化铝层。5.根据权利要求4所述的集成电路,其中,所述第一氮化铝层的厚度为约10nm至约100nm,所述第二氮化铝层的厚度为约50nm至约200nm。6.根据权利要求1所述的集成电路,其中,所述晶格匹配结构的第二区域包括多个梯度AlxGa1-xN层。7.根据权利要求6所述的集成电路,其中,所述多个梯度AlxGa1-xN层包括3个层,在第一层中x为约0.9至约0.7,在第二层中x为约0.4至约0.6,而在第三层中x为约0.15至约0.3。8.一种用于形成半导体结构的方法,包括:提供硅衬底;形成上覆所述硅衬底的扩散阻挡层,所述扩散阻挡层配置成阻止所述硅衬底的硅和氧扩散穿过所述扩散阻挡层;在所述扩散阻挡层和III族氮化物层之间形成晶格匹配结构;在所述晶格匹配结构上方形成所述III族氮化物层。9.根据权利要求8所述的方法,其中,形成所述晶格匹配结构包括形成第一区域和第二区域。10.根据权利要求8所述的方法,还包括实施所述扩散阻挡层的沉积后退火。2CN103545348A说明书1/5页用于硅衬底上的III族氮化物的扩散阻挡层技术领域[0001]本发明涉及集成电路及其形成,具体而言,涉及用于硅衬底上的III族氮化物的扩散阻挡层。背景技术[0002]异质外延是采用彼此不相同的材料实施的一类外延。在异质外延中,在不同材料的晶体衬底或膜上生长晶体膜。这种技术通常用于生长以其他方式不能获得晶体的材料的晶体膜以及用于制造不同材料的集成结晶层。具体而言,近来已证明硅上III族氮化物的异质外延是用于生长用于光电子、电子和表面声波器件应用的高质量III族氮化物膜的可行替代方案。由于可获得较大尺寸(直径直到12英寸)、低成本、极好晶体质量的Si衬底,又具有极好的材料特性,诸如掺杂特性(两性类型和高载流子浓度)、可裂解性、良好的导热性(约比蓝宝石的导热性大3倍),以及成熟的工艺技术,硅已经成为衬底的首选。Si衬底的这些优势提供III族氮化物材料的许多新用途,包括GaN和Si技术的潜在集成。发明内容[0003]为了解决现有技术中存在的问题,根据本发明的一方面,提供了一种集成电路,包括:硅衬底,具有第一晶格结构;GaN层,设置在所述硅衬底上方并且具有不同于所述第一晶格结构的第二晶格结构;晶格匹配结构,布置在所述硅衬底和所述GaN层之间并且布置成作为所述第一晶格结构与所述第二晶格结构的界面;以及扩散阻挡层,布置在所述硅衬底和所述晶格匹配结构之间,所述扩散阻挡层配置成限制来自所述硅衬底的硅和氧扩散至所述晶格匹配结构。[0004]在所述的集成电路中,所述扩散阻挡层包括单晶阿尔法或伽马晶体结构。[0005]在所述的