半导体元件及半导体元件的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CNCN104126223104126223A(43)申请公布日2014.10.29(21)申请号201280069971.0(51)Int.Cl.(22)申请日2012.12.04H01L21/338(2006.01)H01L21/205(2006.01)(30)优先权数据H01L29/778(2006.01)2012-0374442012.02.23JPH01L29/812(2006.01)(85)PCT国际申请进入国家阶段日2014.08.18(86)PCT国际申请的申请数据PCT/JP2012/0813632012.12.04(87)PCT国际申请的公布数据WO2013/125126JA2013.08.29(71)申请人日本碍子株式会社地址日本爱知县名古屋市(72)发明人杉山智彦角谷茂明前原宗太田中光浩(74)专利代理机构北京北翔知识产权代理有限公司11285代理人杨勇郑建晖权权利要求书3页利要求书3页说明书15页说明书15页附图10页附图10页(54)发明名称半导体元件及半导体元件的制造方法(57)摘要本发明提供一种晶格匹配的HEMT元件，其是将二维电子气浓度确保在实用的范围内且反向耐压高的HEMT元件。通过在将AlN模板基板或Si单晶基体材料作为基底的基板等的基底基板上，形成由GaN而成的沟道层，并且在该沟道层上，形成由InxAlyGazN(x+y+z＝1，0≦z≦0.3)组分的III族氮化物而成的势垒层，而且在该势垒层上形成源极电极、漏极电极、及栅极电极，从而制备半导体元件，此时，势垒层的In摩尔分数(x)和Ga摩尔分数(z)和厚度(d)满足规定的范围。CN104126223ACN104263ACN104126223A权利要求书1/3页1.一种半导体元件，其特征在于，所述半导体元件具备：基底基板；沟道层，其形成在所述基底基板上，并由GaN而成；势垒层，其形成在所述沟道层上，并由InxAlyGazN组分的III族氮化物而成，其中，x+y+z＝1，0≦z≦0.3；在所述势垒层上形成的源极电极、漏极电极、及栅极电极，当将所述势垒层的厚度设为d时，x、z、及d满足如下范围。[公式1]d≤30[公式2]d＜0.06exp(48(x+0.3z-0.1))+4.8[公式3]d≥0.3exp(22(x+0.3z-0.1))+3[公式4]2.根据权利要求1所述的半导体元件，其特征在于，所述半导体元件进一步具备隔离层，所述隔离层设置在所述沟道层和所述势垒层之间，由至少包含Al的III族氮化物而成。3.根据权利要求1或权利要求2所述的半导体元件，其特征在于，所述基板具备：Si单晶基体材料；第一基底层，其形成在所述Si单晶基体材料上，并由AlN而成；第二基底层，其形成在所述第一基底层上，并由AlpGa1-pN而成，其中，0≦p＜1；及缓冲层，其形成在所述第二基底层的正上方，所述第一基底层是，由柱状或粒状的结晶或者畴中的至少一种构成的多结晶含有缺陷层，所述第一基底层和所述第二基底层的界面为三维凹凸面，在所述缓冲层上形成有所述沟道层。4.根据权利要求3所述的半导体元件，其特征在于，所述缓冲层至少具备通过交替层叠第一组分层和第二组分层来形成的一个组分调制层，所述第一组分层是由AlN而成的；所述第二组分层是由AlxiGa1-xiN组分的III族氮化物而成的，其中，0≦xi＜1。5.根据权利要求1或权利要求2所述的半导体元件，其特征在于，所述基板是在规定的单晶基体材料上形成AlN缓冲层而成的AlN模板基板。6.一种半导体元件的制造方法，其特征在于，2CN104126223A权利要求书2/3页所述半导体元件的制造方法具备：基板准备工艺，准备基底基板；沟道层形成工艺，在所述基底基板上形成由GaN而成的沟道层；势垒层形成工艺，在所述沟道层上，形成由InxAlyGazN组分的III族氮化物而成的势垒层，其中，x+y+z＝1，0≦z≦0.3；及电极形成工艺，在所述势垒层上，形成源极电极、漏极电极、及栅极电极，在所述势垒层形成工艺中，当将所述势垒层的厚度设为d时，x、z、及d满足如下范围而形成所述势垒层。[公式5]d≤30[公式6]d＜0.06exp(48(x+0.3z-0.1))+4.8[公式7]d≥0.3exp(22(x+0.3z-0.1))+3[公式8]7.根据权利要求6所述的半导体元件的制造方法，其特征在于，所述半导体元件的制造方法进一步具备隔离层形成工艺，所述隔离层形成工艺是，在所述沟道层上形成由至少包含Al的III族氮化物而成的隔离层的工艺，在所述隔离层上形成所述势垒层。8.根据权利要求6或7所述的半导体元件的制造方法，其特征在于，所述基板准备工艺包括：第