半导体元件制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN106298656A(43)申请公布日2017.01.04(21)申请号201510259513.9(22)申请日2015.05.20(71)申请人联华电子股份有限公司地址中国台湾新竹市新竹科学工业园区(72)发明人杨宗杰(74)专利代理机构北京市柳沈律师事务所11105代理人陈小雯(51)Int.Cl.H01L21/8234(2006.01)H01L21/28(2006.01)权利要求书1页说明书6页附图13页(54)发明名称半导体元件制造方法(57)摘要本发明公开一种半导体元件制造方法，首先，提供具有第一晶体管结构与第二晶体管结构的基板。其中，第一晶体管结构具有第一栅极沟槽，第二晶体管结构具有第二栅极沟槽。接着，在第一栅极沟槽与第二栅极沟槽中形成第一功函数金属层，并于第一功函数金属层上形成平坦层。之后，在平坦层上形成图案化光致抗蚀剂层，再蚀刻部分位于第二晶体管结构上的平坦层。接着，去除图案化光致抗蚀剂层之后，全面蚀刻平坦层直至完全去除位于第二晶体管结构上的平坦层，而保留图案化平坦层覆盖住第一晶体管结构。最后，去除位于第二栅极沟槽中的第一功函数金属层。CN106298656ACN106298656A权利要求书1/1页1.一种半导体元件制造方法，其步骤包括：提供具有第一晶体管结构与第二晶体管结构的基板，其中，该第一晶体管结构具有第一栅极沟槽，该第二晶体管结构具有第二栅极沟槽；在该第一栅极沟槽与该第二栅极沟槽中形成一第一功函数金属层；在该第一功函数金属层上形成一平坦层，该平坦层填满该第一栅极沟槽与该第二栅极沟槽；在该平坦层上形成一图案化光致抗蚀剂层；以该图案化光致抗蚀剂层作为掩模层，蚀刻部分位于该第二晶体管结构上的该平坦层；去除该图案化光致抗蚀剂层；在去除该图案化光致抗蚀剂层后，全面蚀刻该平坦层直至完全去除位于该第二晶体管结构上的该平坦层，而保留一图案化平坦层覆盖住该第一晶体管结构；以及以该图案化平坦层作为硬掩模层，去除位于该第二栅极沟槽中的该第一功函数金属层。2.如权利要求1所述的半导体元件制造方法，其步骤还包括：在该第一栅极沟槽与该第二栅极沟槽中形成该第一功函数金属层之前，在该第一栅极沟槽与该第二栅极沟槽中形成一阻障层。3.如权利要求2所述的半导体元件制造方法，其中，在全面蚀刻该平坦层的步骤时，暴露出位于该第一栅极沟槽中的该阻障层。4.如权利要求1所述的半导体元件制造方法，其中，在该第一功函数金属层上形成该平坦层的步骤时，该平坦层的一厚度为1900埃。5.如权利要求1所述的半导体元件制造方法，其中，以该图案化光致抗蚀剂层作为掩模层，蚀刻部分位于该第二晶体管结构上的该平坦层直至其一厚度小于150埃，且仍覆盖该第一功函数金属层。6.如权利要求1所述的半导体元件制造方法，其步骤还包括：移除该图案化平坦层，用以暴露出位于该第一栅极沟槽中的该第一功函数金属层。7.如权利要求6所述的半导体元件制造方法，其步骤还包括：在移除该图案化平坦层的步骤后，在该第一栅极沟槽与该第二栅极沟槽中形成一第二功函数金属层。8.如权利要求1所述的半导体元件制造方法，其中，该第一晶体管结构与该第二晶体管结构为鳍状场效晶体管结构。9.如权利要求1所述的半导体元件制造方法，其中，该平坦层的材料包含光吸收氧化物(DUO)、旋涂式玻璃(SOG)、底部抗反射材料(BARC)、或牺牲光吸收材料(SLAM)。2CN106298656A说明书1/6页半导体元件制造方法技术领域[0001]本发明涉及一种半导体元件制造方法，尤其是涉及一种具有金属栅极的半导体元件制造方法。背景技术[0002]随着半导体元件的尺寸的日益缩小，栅极结构的尺寸也随之缩小。因此，栅极介电层的厚度也必须减小以避免元件效能受到影响。一般来说，栅极介电层的材料通常是氧化硅。以氧化硅为材料的栅极介电层在厚度减小时往往会有漏电流(leakagecurrent)的现象。为了减少漏电流的发生，现有的作法是以高介电常数(highdielectricconstant；high-k)材料取代氧化硅来作为栅极介电层。在使用高介电常数材料作为栅极介电层的情况下，以多晶硅为材料的栅极会与高介电常数材料反应产生费米能阶钉扎(Fermi-levelpinning)，因而造成临限电压(thresholdvoltage)增大而影响元件效能。[0003]为了避免以多晶硅为材料的栅极会与高介电常数材料反应而造成临限电压增大，现有技术中的一种作法是以金属层来作为栅极。然而，以金属层作为栅极时，往往会在后续的高温制作工艺中因温度太高而造成金属层的功函数的变异，进而对元件效能造成影响。遂此，后栅极(gatelast)制作工艺可在完成所有的高温制作工艺步骤如掺杂活化退火之后