预览加载中,请您耐心等待几秒...
1/7
2/7
3/7
4/7
5/7
6/7
7/7

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105826169A(43)申请公布日2016.08.03(21)申请号201610153371.2(22)申请日2016.03.17(71)申请人中国科学院上海微系统与信息技术研究所地址200050上海市长宁区长宁路865号(72)发明人王朋龚谦曹春芳丁彤彤(74)专利代理机构上海智信专利代理有限公司31002代理人潘振甦(51)Int.Cl.H01L21/02(2006.01)H01L29/06(2006.01)权利要求书1页说明书4页附图1页(54)发明名称一种硅基砷化镓复合衬底的制备方法(57)摘要本发明涉及一种硅基砷化镓复合衬底的制备方法,其特征在于所述的复合衬底以锑化物为中间层、上、下表面分别形成压应变AlSb/Si和张应变GaAs/GaSb的界面失配位错阵列IMF,使应变在两个界面处得到释放,解决了GaAs与Si之间晶格失配。所述Si衬底为向[110]晶向斜切5°。制备方法特征在于首先在Si衬底上生长AlSb/SiIMF阵列,然后生长GaSb缓冲层,然后在GaSb缓冲层上生长GaAs/GaSbIFM阵列,从而完成从Si衬底向GaAs材料层的过渡,获得Si基GaAs复合衬底。本发明解决了Si衬底与GaAs外延层的晶格失配,不失为为Si基Ⅲ-Ⅴ材料光电耦合提供了一种可行性方案,为Ⅲ-Ⅴ族材料集成技术的发展提供了重要的实施途径。CN105826169ACN105826169A权利要求书1/1页1.一种硅基砷化镓复合衬底,其特征在于所述的复合衬底以锑化物为中间层、上、下表面分别形成压应变AlSb/Si和张应变GaAs/GaSb的界面失配位错阵列IMF,使应变在两个界面处得到释放,解决了GaAs与Si衬底之间晶格失配。2.按权利要求1所述的复合衬底,其特征在于所述Si衬底为向[110]晶向斜切5°。3.按权利要求2所述的复合衬底,其特征在于斜切的衬底表面最大程度形成双原子层台阶,以利于消除外延生长过程中反相畴的产生。4.按权利要求1所述的复合衬底,其特征在于形成的复合衬底不会随厚度的继续增加而产生位错。5.制备如权利要求1-4中任一项所述的复合衬底的方法,其特征在于首先在Si衬底上生长AlSb/SiIMF阵列,然后生长GaSb缓冲层,最后在GaSb缓冲层上生长GaAs/GaSbIFM阵列,从而完成从Si衬底向GaAs材料层的过渡,获得Si基GaAs复合衬底。6.按权利要求5所述的方法,其特征在于具体步骤是:(1)将Si(100)衬底浸润在氢氟酸溶液中,除去表面的SiO2氧化层;(2)将Si(100)衬底传至预处理室,在真空环境下加热到500℃除去表面氢键及杂质;(3)将Si(100)衬底传至生长室,衬底温度加热至800℃脱去表面剩余氧化层并通过观察高能电子束衍射出现(2×2)再构表明完全脱氧。衬底温度保持800℃10分钟使衬底表面充分形成双原子层台阶以防止反相畴的产生;(4)将衬底温度将至500℃,打开Al束源炉快门并控制时间使表面衬底1.04原子层厚度的Al并关闭Al束源炉快门。随后,打开Sb束源炉的快门使表面在Sb氛围下浸润10秒钟。随即打开Al束源炉快门控制时间生长5nm厚度的AlSb并关闭Al束源炉快门,在Si/AlSb界面已经形成周期排列的压应变IMF阵列;(5)保持衬底温度不变,打开Ga束源炉快门,生长100nm厚度的GaSb层并关闭Ga束源炉;(6)将衬底温度升至580℃,关闭Sb束源炉快门产生富Ga表面,此过程中高能电子束衍射由(1×3)再构变为(2×4),随即打开As束源炉快门;(7)为使得表面形成完整Ga-As键的同时防止腐蚀坑的产生,在As束源炉快门打开后随即打开Ga束源炉快门,使表面在As2氛围中的浸润时间缩短,保持衬底温度不变生长500nm厚度GaAs外延层,在GaAs/GaSb界面形成周期排列的张应变IMF阵列,最终得到表面平整的Si基GaAs复合衬底;Si(100)衬底为向[100]晶向斜切5°。7.按权利要求6所述的方法,其特征在于步骤(7)所述表面As气氛中浸润时间短至0.1秒。2CN105826169A说明书1/4页一种硅基砷化镓复合衬底的制备方法技术领域[0001]本发明提供了一种制备Si基GaAs复合衬底的方法,属于半导体材料,器件工艺技术领域。背景技术[0002]从20世纪50年代第一个晶体管的发明至今,集成电路的尺寸一直按照摩尔定律发展。随着Si基集成电路芯片的集成度不断提高,特征尺寸的不断缩小,集成电路技术面临着速度、功耗、集成度的严重挑战[LiangD,BowersJE.Recentprogressinlasersonsilicon[J].NaturePhotonics,2010,4(8):511-