非平面锗量子阱装置.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105870168A(43)申请公布日2016.08.17(21)申请号201610209964.6(51)Int.Cl.(22)申请日2010.11.18H01L29/10(2006.01)H01L29/267(2006.01)(30)优先权数据H01L29/775(2006.01)12/6464772009.12.23USH01L29/778(2006.01)(62)分案原申请数据H01L29/78(2006.01)201080059031.42010.11.18H01L21/335(2006.01)(71)申请人英特尔公司H01L21/336(2006.01)地址美国加利福尼亚州B82Y10/00(2011.01)H01L29/165(2006.01)(72)发明人R.皮拉里塞蒂J.T.卡瓦列罗斯H01L29/51(2006.01)W.雷奇马迪U.沙B.楚-孔M.拉多沙夫耶维奇N.穆克赫吉G.德维B.Y.金R.S.乔(74)专利代理机构中国专利代理(香港)有限公司72001代理人张金金付曼权利要求书2页说明书7页附图7页(54)发明名称非平面锗量子阱装置(57)摘要公开用于形成非平面锗量子阱结构的技术。具体来说，量子阱结构能够采用IV或III-V族半导体材料来实现，并且包括锗鳍式结构。在一个示例情况下，提供一种非平面量子阱装置，该装置包括具有衬底(例如硅上的SiGe或GaAs缓冲部分)、IV或III-V材料势垒层(例如SiGe或GaAs或AlGaAs)、掺杂层(例如δ掺杂/调制掺杂)和未掺杂锗量子阱层的量子阱结构。未掺杂锗鳍式结构在量子阱结构中形成，并且顶部势垒层在鳍式结构之上沉积。栅金属能够跨鳍式结构来沉积。漏区/源区能够在鳍式结构的相应端部形成。CN105870168ACN105870168A权利要求书1/2页1.一种半导体装置，其包括：未掺杂锗鳍，其中所述鳍具有顶部部分和相对的侧壁部分；与所述鳍接触的半导体材料的顶部势垒层，其中所述顶部势垒层覆盖所述鳍的所述顶部部分和所述侧壁部分；以及跨所述顶部势垒层的至少一部分的栅结构，所述栅结构包括栅电介质和栅金属。2.如权利要求1所述的装置，其中所述鳍在绝缘材料的离散层上延伸。3.如权利要求2所述的装置，其中所述鳍进一步具有底部，并且绝缘材料的所述离散层从所述鳍下面的层向上延伸到所述鳍的底部。4.如权利要求3所述的装置，其进一步包括：所述鳍下面并且在其底下的IV或III-V族材料下势垒层，其中绝缘材料的所述离散层直接在所述IV或III-V族材料下势垒层上并且与之接触；以及所述IV或III-V族材料下势垒层与所述鳍之间的掺杂层。5.如权利要求4所述的装置，其进一步包括块体硅衬底，其中所述IV或III-V族材料下势垒层包括直接在所述衬底上并且与之接触的硅锗层。6.如权利要求5所述的装置，其中所述硅锗层的至少一个部件是渐变的。7.如权利要求4所述的装置，其进一步包括衬底，其中所述IV或III-V族材料下势垒层是直接在所述衬底上并且与之接触的III-V族材料下势垒层，并且包括由镓、砷和铝中的至少两个形成的化合物。8.如权利要求7所述的装置，其中所述III-V族材料下势垒层的至少一个部件是渐变的。9.如权利要求4所述的装置，其中所述掺杂层在所述IV或III-V族材料下势垒层内。10.如权利要求1所述的装置，其进一步包括源区和漏区。11.如权利要求1至10中任一项所述的装置，其进一步包括源区和漏区，所述源区在所述鳍中和所述鳍上至少其中之一的位置且邻近所述栅结构的第一侧，所述漏区在所述鳍中和所述鳍上至少其中之一的位置且邻近所述栅结构的第二侧。12.如权利要求1至10中任一项所述的装置，其中所述栅电介质包括直接在所述顶部势垒层上并且与之接触的高k栅电介质，并且所述栅金属直接在所述高k栅电介质上并且与之接触。13.如权利要求1至10中任一项所述的装置，其中所述装置包括三栅FinFET装置。14.如权利要求1至10中任一项所述的装置，其中所述装置包括双栅FinFET装置。15.一种半导体晶体管装置，其包括：未掺杂锗鳍，其中所述鳍具有顶部部分和相对的侧壁部分；与所述鳍接触的硅锗的顶部势垒层，其中所述顶部势垒层覆盖所述鳍的所述顶部部分和所述侧壁部分；跨所述顶部势垒层的至少一部分的栅结构，所述栅结构包括栅电介质和栅金属，其中所述栅电介质包括直接在所述顶部势垒层上并且与之接触的高k栅电介质；在所述鳍下面并且在其底下的IV或III-V族材料下势垒层；在所述IV或III-V族材料下势垒层与所述鳍之间的掺杂层；源区；以及2CN105870168A权利要求书2/2页漏区。16.如权利要求15所述的装置，其进一步包括衬底，其中所述IV或